JPH0378196A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH0378196A JPH0378196A JP1213542A JP21354289A JPH0378196A JP H0378196 A JPH0378196 A JP H0378196A JP 1213542 A JP1213542 A JP 1213542A JP 21354289 A JP21354289 A JP 21354289A JP H0378196 A JPH0378196 A JP H0378196A
- Authority
- JP
- Japan
- Prior art keywords
- write
- nonvolatile memory
- absence
- data
- write operation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 1
Landscapes
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は不揮発性メモリを備えた半導体集積回路に関
するものである。
するものである。
第２図は従来の不揮発性メモリ周辺の構造を示す図であ
る。図において、（３）はパスライン、（４）は不揮発
性メモリ、（６］は制御回路、（８）はパスラインと制
御回路間バス。（９）は制御回路と不揮発性メモリ間バ
スである。
る。図において、（３）はパスライン、（４）は不揮発
性メモリ、（６］は制御回路、（８）はパスラインと制
御回路間バス。（９）は制御回路と不揮発性メモリ間バ
スである。
次に動作について説明する。まず、不揮発性メモリへの
データ書き込み動作について説明する。
データ書き込み動作について説明する。
パスライン（３１から不揮発性メモリ（４）領域内のア
ドレスデータライト信号が制御部へ入力すると、不揮発
性メモリ（４）の入力されたアドレス部にデータを書き
込む。
ドレスデータライト信号が制御部へ入力すると、不揮発
性メモリ（４）の入力されたアドレス部にデータを書き
込む。
次に、読み出し動作について説明する。パスライン（３
）から不揮発性メモリ（４）領域内のアドレスリード信
号が制御部に入力すると、不揮発性メモリ（４）の指定
されたアドレス部からデータをパスライン（３）に出力
する。
）から不揮発性メモリ（４）領域内のアドレスリード信
号が制御部に入力すると、不揮発性メモリ（４）の指定
されたアドレス部からデータをパスライン（３）に出力
する。
従来の不揮発性メモリは以上のように構成されていたの
で、データの不揮発性メモリへの書舞込み動作の有無を
判定するには、メモリ内のデータの変化の有無によって
しか見分けることができなか っ を二 。
で、データの不揮発性メモリへの書舞込み動作の有無を
判定するには、メモリ内のデータの変化の有無によって
しか見分けることができなか っ を二 。
この発明は上記のような欠点を解消するためになされた
もので、書き込みの有無をフラグで判定できるようにす
ることを目的とする。
もので、書き込みの有無をフラグで判定できるようにす
ることを目的とする。
この発明に係る半導体集積回路は、不揮発性メモリ領域
へのデータの書き込みによりセットされ、読み出し、１
ａき込み可能な書き込み有無ビットフラグを設けたもの
である。
へのデータの書き込みによりセットされ、読み出し、１
ａき込み可能な書き込み有無ビットフラグを設けたもの
である。
この発明における半導体集積回路は、書き込み有無ビッ
トフラグを読むことにより、書き込み有無ビットフラグ
をリセットした後の書き込み動作の有無をｌ！Ｊき込み
有無ビットフラグを読み出すことによって判別できる。
トフラグを読むことにより、書き込み有無ビットフラグ
をリセットした後の書き込み動作の有無をｌ！Ｊき込み
有無ビットフラグを読み出すことによって判別できる。
以下、この発明の一実施例を図について説明する。
第１図はこの発明の一実施例による不揮発性メモリ部の
構造を示す図である。不揮発性メモリ部（１）には不揮
発性メモ１月４）領域と書き込み動作有無ビットフラグ
（５）を備えている。メモリ制御部（２１には不揮発性
メモリ部（１）の書き込み読み出しを制御オるメモリ制
御回路（６）と不揮発性メモリ（４）領域への書き込み
動作の有無を判定する書き込み動作判定回路（７）を備
えている。（３）はパスライン、（８）〜（＋１）はそ
れぞれの回路間のバスである。
構造を示す図である。不揮発性メモリ部（１）には不揮
発性メモ１月４）領域と書き込み動作有無ビットフラグ
（５）を備えている。メモリ制御部（２１には不揮発性
メモリ部（１）の書き込み読み出しを制御オるメモリ制
御回路（６）と不揮発性メモリ（４）領域への書き込み
動作の有無を判定する書き込み動作判定回路（７）を備
えている。（３）はパスライン、（８）〜（＋１）はそ
れぞれの回路間のバスである。
次に動作について説明する。
まず、不揮発性メモリ（４）へのデータの書き込みの場
合、パスライン（３）から不揮発性メモリ（４）領域の
アドレスデータライト信号が制御部（６）に入力すると
、不揮発性メモリ（４）の入力されたアドレス部にデー
タを書き込む。また同時に、書き込み動作判定回路（７
）によって書き込み動作有無ビットフラグ（５）がセッ
トされる。書き込み動作有無ビット（５）の書き込みは
、不揮発性メモリ（４）への書き込みと同様に行なわれ
る。
合、パスライン（３）から不揮発性メモリ（４）領域の
アドレスデータライト信号が制御部（６）に入力すると
、不揮発性メモリ（４）の入力されたアドレス部にデー
タを書き込む。また同時に、書き込み動作判定回路（７
）によって書き込み動作有無ビットフラグ（５）がセッ
トされる。書き込み動作有無ビット（５）の書き込みは
、不揮発性メモリ（４）への書き込みと同様に行なわれ
る。
次に読み出しの場合は前記従来のものと同様にデータを
読み出す。書き込み動作有無ビットフラグ（５］の読み
出しも不揮発性メモリ（４）と同様に読み出すことがで
きる。
読み出す。書き込み動作有無ビットフラグ（５］の読み
出しも不揮発性メモリ（４）と同様に読み出すことがで
きる。
以上のようにこの発明によｎば、書き込み有無ビットと
不揮発性メモリへのデータの書き込み動作を検出し、書
き込み有無ビットをセットする判定回路を備えることに
よゆ、書ぎ込み有無ビットをリセットした後の不揮発性
メモリへの書キ込みの有無を書き込み有無ピットを読む
ことにより簡単に判別することができる。
不揮発性メモリへのデータの書き込み動作を検出し、書
き込み有無ビットをセットする判定回路を備えることに
よゆ、書ぎ込み有無ビットをリセットした後の不揮発性
メモリへの書キ込みの有無を書き込み有無ピットを読む
ことにより簡単に判別することができる。
第１図はこの発明の一実施例である不揮発性メモリ部の
構造を示すブロック図、第２図は従来の不揮発性メモリ
部の構造を示すブロック図である。 図において、（１）は不揮発性メモリ部、（２）はメモ
リ制御部、（３）はパスライン、（４）は不揮発性メモ
リ領域、（５）は書き込み動作有無ビットフラグ、（６
）はメモリ制御回路、（７）は書き込み判定回路、（８
）〜０はそれぞれの回路間のバスを示す。 なお、図中、同一符号は同一、または相当部分を示す、
構造を示すブロック図、第２図は従来の不揮発性メモリ
部の構造を示すブロック図である。 図において、（１）は不揮発性メモリ部、（２）はメモ
リ制御部、（３）はパスライン、（４）は不揮発性メモ
リ領域、（５）は書き込み動作有無ビットフラグ、（６
）はメモリ制御回路、（７）は書き込み判定回路、（８
）〜０はそれぞれの回路間のバスを示す。 なお、図中、同一符号は同一、または相当部分を示す、
Claims (1)
- 不揮発性メモリと、この不揮発性メモリの制御手段と、
前記不揮発性メモリへの書き込み動作の有無を判定する
判定手段と、この判定手段により書き込み動作が有ると
判定されるとセットされ、読み出し書き込みが可能なフ
ラグである書き込み有無ビットフラグを備えたことを特
徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1213542A JPH0378196A (ja) | 1989-08-18 | 1989-08-18 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1213542A JPH0378196A (ja) | 1989-08-18 | 1989-08-18 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0378196A true JPH0378196A (ja) | 1991-04-03 |
Family
ID=16640919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1213542A Pending JPH0378196A (ja) | 1989-08-18 | 1989-08-18 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0378196A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010231872A (ja) * | 2009-03-30 | 2010-10-14 | Toppan Printing Co Ltd | 不揮発性半導体メモリ装置 |
-
1989
- 1989-08-18 JP JP1213542A patent/JPH0378196A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010231872A (ja) * | 2009-03-30 | 2010-10-14 | Toppan Printing Co Ltd | 不揮発性半導体メモリ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3625340B2 (ja) | セキュリティシステム | |
| JPS5995660A (ja) | デ−タ処理装置 | |
| JPH0378196A (ja) | 半導体集積回路 | |
| US6092148A (en) | Microcomputer having different memory capacities that can be selected from a common chip layout | |
| JPS6022774B2 (ja) | 入出力端子制御方式 | |
| JPS59113600A (ja) | 高信頼記憶回路装置 | |
| JPS6232832B2 (ja) | ||
| JP2968636B2 (ja) | マイクロコンピュータ | |
| JPH02136921A (ja) | レジスタアクセス方式 | |
| JPS63229690A (ja) | メモリ周辺回路 | |
| JPH04291098A (ja) | 半導体記憶装置 | |
| KR890004855Y1 (ko) | 직접 메모리 억세스 장치의 어드레스 확장회로 | |
| JPH04137135A (ja) | プログラムメモリ制御回路 | |
| JPH02302855A (ja) | メモリ制御装置 | |
| JPH05282891A (ja) | 読出し専用メモリ | |
| JPH04347788A (ja) | Ｉｃメモリカード | |
| JPH04232700A (ja) | 半導体記憶装置 | |
| JPS60549A (ja) | メモリ試験方式 | |
| JPH06150658A (ja) | 半導体記憶装置 | |
| JPS5847798B2 (ja) | 記憶装置 | |
| JPH0430390A (ja) | 半導体集積回路 | |
| JPH03283188A (ja) | メモリ・システム | |
| JPS62102354A (ja) | アクセス制御方式 | |
| JPH02236648A (ja) | メモリカードの識別回路 | |
| JPH0528050A (ja) | メモリ−ｉｃカードのコピープロテクト方法及び回路 |