JPH02103613A - マイクロコンピュータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ この発明は、マイクロコンピュータ、特にそのタイマ機
能の改善に関する。

［従来の技術］ 近年の半導体技術の飛躍的な進歩に従い、ＩＣ。

ＬＳＩなど開発が進み、種々の機器の制御にマイクロコ
ンピュータ、特に１チツプマイクロコンピユータが利用
されるようになってきている。そして、このようなマイ
クロコンピュータにおいては、予め記憶されているプロ
グラムを順次実行するわけであるが、所定の、時間が経
過した後に動作を行なわなければならない場合があり、
タイマ機能が必要となる場合も多い。

このようなタイマ機能を達成するために、一般に２つの
やり方がある。１つは、ハード的にタイマ回路を設ける
やり方であり、もう１つはソフト的にタイマ機能をもた
せるやり方である。

ハードのタイマ回路を設けた場合には、そのプログラム
実行してい＜ＣＰＵ（中央演算処理部）において、タイ
マ割込機能を設ける必要がある。

すなわち、ハードのタイマは、タイムアツプした場合に
そのタイムアツプについての信号を出力するが、これを
ＣＰＵにおいて認識する必要がある。

そこで、タイムアツプの信号を受けとった場合には、１
チツプマイクロコンピユータはその時の動作状態によら
ず、動作を中止してこれを認識するタイマ割込機能が必
要となる。

一方、ソフトでタイマ機能を達成する場合には、所定時
間の無処理命令を繰り返し実行し、所定時間経過したこ
とを知るできる。

［発明が解決しようとする課題］ 以上のような従来の１チツプマイクロコンピユータにお
けるタイマ機能においては、次のような問題点があった
。

まず、ハードタイマ回路を設けた場合には、ＣＰＵにお
いて割込機能を有することが必要になる。

しかし、割込機能を付加するということは、ソフト的に
は簡単ななるが、システムの構成自体をかなり変更しな
ければならず、ハード的に複雑化し、チップ面積の増大
につながる。

一方、ソフトでタイマ機能を達成した場合には、タイマ
機能を行っている間、他の処理を行えないことになり、
処理能力が大きく制約され、ソフト開発における負担が
増大する。

発明の目的 この発明は上述のような問題点を解決することを課題と
してなされたものであり、タイマ割込機能を付加せずに
ハードタイマを利用できるマイクロコンピュータを提供
することを目的とする。

［課題を解決するための手段］ この発明に係る１チツプマイクロコンピユータは、記憶
している所定のプログラムを順次実行するＣＰＵと、ク
ロック信号に基づいてカウントを行い、カウント値が所
定値に達した時にタイムアツプ信号を出力するカウンタ
と、このカウンタからのタイムアツプ信号が入力され、
これを記憶する記憶手段とを有し、上記ＣＰＵはプログ
ラム実行時において所定のタイミングで上記記憶手段の
値を読込むことによって、タイムアツプを把握すること
ができることを特徴とする。

［作用］ カウンタは入力されるクロック信号に基づいてカウント
を行い、タイムアツプの時にタイムアツプ信号を出力す
る。そして、このタイムアツプ信号は、記憶手段におい
て記憶される。従って、プログラム実行時において所定
のタイミングで記憶手段の値を読み込むことによって、
タイムアツプを認識することができる。このため、タイ
マ割込機能を有さすに、ハードタイマを有効に利用する
ことができる。

［実施例］ 以下、この発明の一実施例に係る１チツプマイクロコン
ピユータについて、図面に基づいて説明する。

第１図は、この発明に係るマイクロコンピュータ１００
の要部を示すブロック図であり、演算部１０はリードオ
ンリーメモリ（ＲＯＭ）１２に予め書込まれているプロ
グラムを制御部１４を介し読み込み順次実行していく。

ランダムアクセスメモリ（ＲＡＭ）１６は、演算結果を
記憶したり、演算途中におけるデータを一時的に記憶す
るためのものである。なお、本実施例においてＣＰＵは
この演算部１０、リードオンリーメモリ１２、制御部１
４、ランダムアクセスメモリ１６を含む。

そして、各処理部同志のデータのやり取りは、データバ
ス１８を介して行われる。なお、入出力インターフェー
ス（Ｉｌｏ）２０は、外部の制御対象や他のマイクロコ
ンピュータ等とのデータの入出力を行うためのものであ
り、１チツプマイクロコンピユータ１００へのデータの
入力および出力は、この入出力インターフェース２０を
介し行われる。

そして、この発明に係る１チツプマイクロコンピユータ
１００においては、ハードのタイマを有している。

すなわち、プリスケーラ３０には、内蔵するクロックか
らのクロック信号が入力され、プリスケーラ３０はこれ
を適当な時間間隔でまとめ出力信号とする。このプリス
ケーラ３０からの信号はカウンタ３２に入力され、カウ
ンタ３２はこれをカウントする。

一方、コントローラ３４はデータバス１８を介し、演算
部１０から供給される信号に応じプリスケーラ３０など
における動作の制御を行う。また、コントローラ３４は
カウンタ３２におけるカウント値をプリセットするプリ
セッタ３６の制御も行う。更に、ボローカウンタ３８は
カウンタ３２の出力値を記憶する。

そして、演算部１０からの指令により所定のタイミング
でデータバス１８よりカウントの指令がコントローラ３
４に入力されると、プリセッタ３６内のプリセットデー
タがカウンタ３２に供給され、ここにセットされる。カ
ウンタ３２は、プリスケーラ３０から供給される信号に
応じて、セットされているカウント値を１つずつ減算し
ていく。

そして、このカウンタ３２におけるカウント値が０にな
るとカウンタ３２はタイムアツプの信号をボローカウン
タ３８へ出力する。ボローカウンタ３８は、例えば４段
のバイナリ−カウンタによって構成されており、カウン
タ３８からのカウントアツプの信号を記憶できるように
なっている。すなわち、ボローカウンタ３８は、カウン
タ３２からの信号を順次加算（または減算）記憶する。

従って、４段のバイナリ−カウンタの場合には、１６種
類の値を記憶できることとなる。

そして、ＲＯＭＩ　２に記憶しているプログラムの中で
、適当な場所にボローカウンタ３８のカウンタ値を読込
む命令を含ませておけば、読込んだ値によってタイムア
ツプしたかどうかを判定することができる。すなわち、
演算部１０において他の処理を行っており、カウントア
ツプした時間においては、カウンタ３２からの出力信号
を受は入れることができない場合においても、処理終了
後にボローカウンタ３８の値を読込み認識することで、
タイムアツプを認識することができる。

このように、この発明の１チツプマイクロコンピユータ
によれば、タイマ割込機能のない１チツプマイクロコン
ピユータのＣＰＵアーキテクチャ−を変更せずに、ハー
ド的なタイマ回路を追加するタイマ機能を持たせる。ま
た、ソフトにおける負担は、所定のタイミングでボロー
カウンタ３８の値を読込みこれを判定することだけでよ
いので、ソフトの負担は小さく、ソフト開発の範囲を広
げることができる。

さらに、上述のようにボローカウンタ３８として４段の
バイナリ−カウンタを用いれば、プリセッタ３６におけ
るプリセットデータの値は変更せずに、最高１６倍まで
のタイマを構成することもできる。すなわち、ボローカ
ウンタ３８に記憶されている値によって１６種類の時間
を把握することができる。

なお、プリスケーラ３０における出力信号のタイミング
の調整により各種のタイマを構成することができ、さら
にプリセッタ３６におけるプリセットデータを変更すれ
ばタイムアツプの時間を自由に変更することもできる。

［発明の効果］ 以上説明したように、この発明にかかるマイクロコンピ
ュータによれば、タイマ割込機能を持たずに、ハードタ
イマを有効に利用することができ、ソフト開発の負担が
軽減される。

【図面の簡単な説明】

第１図はこの発明に係るマイクロコンピュータの一実施
例を示すブロック図である。 ３２　・・・　カウンタ

Claims (1)

【特許請求の範囲】
1. （１）記憶している所定のプログラムを順次実行するＣ
   ＰＵと、 クロック信号に基づいてカウントを行い、カウント値が
   所定値に達した時にタイムアップ信号を出力するカウン
   タと、 このカウンタからのタイムアップ信号が入力され、これ
   を記憶する記憶手段と、 を有し、 上記ＣＰＵはプログラム実行時において所定のタイミン
   グで上記記憶手段の値を読込むことによって、タイムア
   ップを把握することができることを特徴とするマイクロ
   コンピュータ。