JPS6127777B2 - - Google Patents

Info

Publication number
JPS6127777B2
JPS6127777B2 JP56169675A JP16967581A JPS6127777B2 JP S6127777 B2 JPS6127777 B2 JP S6127777B2 JP 56169675 A JP56169675 A JP 56169675A JP 16967581 A JP16967581 A JP 16967581A JP S6127777 B2 JPS6127777 B2 JP S6127777B2
Authority
JP
Japan
Prior art keywords
program
instruction
address
call
subroutine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56169675A
Other languages
English (en)
Other versions
JPS5872250A (ja
Inventor
Masatoshi Awai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Fuji Facom Corp
Original Assignee
Fujitsu Ltd
Fuji Facom Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Fuji Facom Corp filed Critical Fujitsu Ltd
Priority to JP56169675A priority Critical patent/JPS5872250A/ja
Publication of JPS5872250A publication Critical patent/JPS5872250A/ja
Publication of JPS6127777B2 publication Critical patent/JPS6127777B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/448—Execution paradigms, e.g. implementations of programming paradigms
    • G06F9/4482—Procedural
    • G06F9/4484—Executing subprograms

Description

【発明の詳細な説明】 本発明は制御データ等が収容されるテーブルに
アクセスするテーブルアクセス方式に関する。
パツケージプログラムや応用プログラムに用い
られるデータが収容された制御テーブル、処理テ
ーブルなどのアドレスは、通常は特定のアドレス
に対し、相対的に決定される。例えば、システム
側のベクタテーブル内のユーザーベクタにより指
定されるユーザベクタテーブルを設け、このユー
ザーベクタテーブルに諸テーブルのアドレスを登
録する。このようにアドレスが決定された諸テー
ブルを他の処理システムで用いる場合には、ユー
ザベクタテーブルのアドレス変更（書替え）が必
要となる。所要の制御テーブルや処理テーブルを
異なる処理システムに用いる場合に、これらのテ
ーブルのアドレス変更が不要となれば、プログラ
ムの変更を必要としない利点を生ずる。
本発明は上記の点に着目したものであり、テー
ブルのアドレス変更を不要とするテーブルアクセ
ス方式の提供を目的とする。
本目的を達成する本発明は、第１のプログラム
と、前記第１のプログラムに関するデータが収容
されたテーブルとを有し、前記第１のプログラム
が前記テーブルにアクセスするアクセス方式にお
いて、前記テーブルの先頭アドレスを所定のレジ
スタに設定したのち前記第１のプログラムに復帰
する手順と、前記テーブルのデータとで構成され
る第２のプログラムを設け、前記第１のプログラ
ムに組込まれた呼出し命令により該第２のプログ
ラムを呼出すことにより、前記テーブルにアクセ
スすることを特徴とする。
以下、本発明を図面によつて説明する。図面は
本発明の一実施例を説明するブロツク図であり、
１は処理装置、２は制御部、３はメモリ、４はレ
ジスタ、ＡはテーブルＴのアドレス、Ｂは実行命
令、CALLは呼出し命令、P1は主プログラム、P2
はサブルーチン、Ｒは復帰命令、Ｓはセツト命
令、Ｔはテーブルである。図面における主プログ
ラムP1は処理装置１によつて実行されるものと
し、一方、制御部２には制御プログラムが内蔵さ
れているものとする。従来方式では既述のよう
に、テーブルＴは独立した存在であり、そのアド
レスは、所定アドレスからの相対アドレスが割付
けられている。本発明は、図示のようにテーブル
Ｔ（のデータ）をサブルーチンP2に内蔵せしめて
おき、主プログラムP1がテーブルＴにアクセスを
要するときは、呼出し命令（CALL、P2）を発す
ることによりアクセスせしめるものである。な
お、主プログラムP1とサブルーチンP2とは同一領
域に設定できるのでアクセス速度が速くなる。呼
出し命令による制御手順は次の通りである。
主プログラムP1よりサブルーチンP2を呼出す
命令（CALL、P2）を発する。
制御部２はサブルーチンP2を呼出して実行せ
しめる。
サブルーチンP2のセツト命令Ｓは、テーブル
ＴのアドレスＡをレジスタ４にセツトする。
復帰命令Ｒにより実行権が主プログラムP1に
移される。
主プログラムP1の実行命令Ｂの実行（テーブ
ルＴのデータの処理）が再開される。
以上のように本発明は、テーブルＴをサブルー
チン内（同一領域）に設けておき、これを呼出し
命令を用いることにより該テーブルへのアクセス
を可能としたものであり、テーブルＴの異なる処
理システムへの適用を容易とし、またプログラム
の変更などを不要とする利点を有する。
【図面の簡単な説明】
図面は本発明の一実施例を説明するブロツク図
であり、図中に用いた符号は次の通りである。 １は処理装置、２は制御部、３はメモリ、４は
レジスタ、ＡはテーブルＴのアドレス、Ｂは実行
命令、CALLは呼出し命令、P1は主プログラム、
P2はサブルーチン、Ｒは復帰命令、Ｓはセツト命
令、Ｔはテーブルを示す。

Claims (1)

    【特許請求の範囲】
  1. １ 第１のプログラムと、前記第１のプログラム
    に関するデータが収容されたテーブルとを有し、
    前記第１のプログラムが前記テーブルにアクセス
    するアクセス方式において、前記テーブルの先頭
    アドレスを所定のレジスタに設定したのち前記第
    １のプログラムに復帰する手順と、前記テーブル
    のデータとで構成される第２のプログラムを設
    け、前記第１のプログラムに組込まれた呼出し命
    令により該第２のプログラムを呼出すことによ
    り、前記テーブルにアクセスすることを特徴とす
    るテーブルアクセス方式。
JP56169675A 1981-10-23 1981-10-23 テ−ブルアクセス方式 Granted JPS5872250A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56169675A JPS5872250A (ja) 1981-10-23 1981-10-23 テ−ブルアクセス方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56169675A JPS5872250A (ja) 1981-10-23 1981-10-23 テ−ブルアクセス方式

Publications (2)

Publication Number Publication Date
JPS5872250A JPS5872250A (ja) 1983-04-30
JPS6127777B2 true JPS6127777B2 (ja) 1986-06-27

Family

ID=15890819

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56169675A Granted JPS5872250A (ja) 1981-10-23 1981-10-23 テ−ブルアクセス方式

Country Status (1)

Country Link
JP (1) JPS5872250A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0349113Y2 (ja) * 1986-03-07 1991-10-21

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0349113Y2 (ja) * 1986-03-07 1991-10-21

Also Published As

Publication number Publication date
JPS5872250A (ja) 1983-04-30

Similar Documents

Publication Publication Date Title
KR910001555A (ko) 데이타 프로세서
JPS6127777B2 (ja)
SE9803708L (sv) Metod och anordning för kontroll/access av DRAM-minnen
JPH02128250A (ja) 情報処理装置のアクセス制御回路
JPH033049A (ja) プロセスコントローラ単一メモリチップシャドー化技術
JPS5913785B2 (ja) 情報処理装置
JPS62168497A (ja) 交換処理プログラムにおけるデ−タベ−ス処理方式
JP2572435B2 (ja) デマンドページング計算機の命令実行方法
JPS6161139B2 (ja)
JPH0520253A (ja) データ処理装置
JPS63648A (ja) メモリコントロ−ル方法
JPH08249024A (ja) プログラマブルコントローラ
JPH039431A (ja) 割込み処理方式
JPS63733A (ja) プログラム実行処理方式
JPH03138741A (ja) スワッピング制御方式
JPS6036615B2 (ja) メモリ制御方式
JPH0573518A (ja) メモリマツプドｃｐｕシステム
JPH0642229B2 (ja) 情報処理装置
JPH04245538A (ja) 情報処理装置
JPH04314151A (ja) 共用データ域破壊防止方式
JPH03225551A (ja) 入出力装置アクセス制御方式
JPH04267455A (ja) マイクロコンピュータシステム
JPH0561684A (ja) プログラム格納方法
JPH02299024A (ja) マイクロプログラム制御装置
JPS5957357A (ja) 記憶装置の多重アクセス方式