JPS63648A - メモリコントロ−ル方法 - Google Patents
メモリコントロ−ル方法Info
- Publication number
- JPS63648A JPS63648A JP14386186A JP14386186A JPS63648A JP S63648 A JPS63648 A JP S63648A JP 14386186 A JP14386186 A JP 14386186A JP 14386186 A JP14386186 A JP 14386186A JP S63648 A JPS63648 A JP S63648A
- Authority
- JP
- Japan
- Prior art keywords
- execution program
- memory
- bank
- execution
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 8
- 230000006870 function Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野コ
この発明は、工業用ロボット動作制御の他、あらゆる機
器制御用コンピュータシステムに係り、同時に複数のプ
ログラムの実行を管理するデータを最小限に抑制する場
合に好適なメモリコントロール方法に関する。
器制御用コンピュータシステムに係り、同時に複数のプ
ログラムの実行を管理するデータを最小限に抑制する場
合に好適なメモリコントロール方法に関する。
[従来の技術]
従来、機器制御用コンピュータシステムにおいては、各
実行プログラムの切り替え時の情報、つまり停止アドレ
ス、データ等の全てを常駐RAMに保存していた。
実行プログラムの切り替え時の情報、つまり停止アドレ
ス、データ等の全てを常駐RAMに保存していた。
[発明が解決しようとする問題点コ
しかし、各プログラムの切り替え時の情報の全てを常駐
RAMに保存することは、機器制御のためのデータエリ
アの大幅な減少を招来゛する。このようなメモリ空間の
制約により、高機能なプログラミングが実現できないと
いう問題があった。
RAMに保存することは、機器制御のためのデータエリ
アの大幅な減少を招来゛する。このようなメモリ空間の
制約により、高機能なプログラミングが実現できないと
いう問題があった。
この発明は、このような問題を解決し、データエリアを
最大限に確保することができるメモリコントロール方法
を提供することを目的とする。
最大限に確保することができるメモリコントロール方法
を提供することを目的とする。
[問題点を解決するための手段]
この発明のメモリコントロール方法は、各実行プログラ
ム毎に対応する実メモリ空間に割り当てていない非常駐
RAMをメモリバンクとして用意し、各メモリバンクを
メモリバンクチェンジコントローラによって選択的に実
メモリ空間に切り替え、各実行プログラムの切り替え時
の情報をその実行プログラムに対応するメモリバンクに
保存することを特徴とする。
ム毎に対応する実メモリ空間に割り当てていない非常駐
RAMをメモリバンクとして用意し、各メモリバンクを
メモリバンクチェンジコントローラによって選択的に実
メモリ空間に切り替え、各実行プログラムの切り替え時
の情報をその実行プログラムに対応するメモリバンクに
保存することを特徴とする。
[作用]
この発明のメモリコントロール方法は、メモリバンクと
しての非常駐RAMに、実行プログラムの切り替え時の
情報を保存して、実メモリのアクセス可能な空間が狭く
なることを回避する。
しての非常駐RAMに、実行プログラムの切り替え時の
情報を保存して、実メモリのアクセス可能な空間が狭く
なることを回避する。
[実施例]
以下、この発明の一実施例を図面に基づいて説明する。
第1図は、この発明を実施するだめの制御ブロック図で
ある。図中1の機器制御用プロセッサは、メモリ2、メ
モリバンクコントローラ3、外部制御機器4を制御する
ものである。メモリ2は、常駐RAM(ランダムアクセ
スメモリ)5と、非常駐RAM6と、ROM(リードオ
ンリーメモリ)7で構成されている。非常駐RAM6は
メモリバンクとして備えられている。本例の場合、非常
駐RAM6は0.5KB単位で16種あり、メモリバン
クコントローラ3によって0.5KB単位で実メモリ空
間へ切換えられて、その実メモリ空間にあるときに参照
できるようになっている。16種の非常駐RAM6は、
ROM7に格納されている16種の実行プログラムのそ
れぞれに対応しており、各実行プログラム毎の情報テー
ブルを構成する。
ある。図中1の機器制御用プロセッサは、メモリ2、メ
モリバンクコントローラ3、外部制御機器4を制御する
ものである。メモリ2は、常駐RAM(ランダムアクセ
スメモリ)5と、非常駐RAM6と、ROM(リードオ
ンリーメモリ)7で構成されている。非常駐RAM6は
メモリバンクとして備えられている。本例の場合、非常
駐RAM6は0.5KB単位で16種あり、メモリバン
クコントローラ3によって0.5KB単位で実メモリ空
間へ切換えられて、その実メモリ空間にあるときに参照
できるようになっている。16種の非常駐RAM6は、
ROM7に格納されている16種の実行プログラムのそ
れぞれに対応しており、各実行プログラム毎の情報テー
ブルを構成する。
それらの情報テーブルには、第2図に表すように実行ア
ドレスエリア6aと、スタックエリア6bと、データエ
リア6cが設けられている。
ドレスエリア6aと、スタックエリア6bと、データエ
リア6cが設けられている。
メモリバンクコントローラ3は、現在実行中のプログラ
ムに対応する非常駐RAM6のみを選択して実メモリ空
間に切り替える。例えば、ROM7上のN011の実行
プログラムが事象待ち状態、あるいはそのNo、1の実
行プログラムよりも優先順位の高いNo、2の実行プロ
グラムの起動要求が発生した場合は、そのときにおける
No、1の実行プログラムの情報をN011バンクの非
常駐RA M6に保存する(第3図参照)。すなわち、
そのときのプログラムの実行アドレスを実行アドレスエ
リア6aに保存すると共に、スタックデータをスタック
エリア6bに保存し、計算結果などのデータをデータエ
リア6cに保存する。スタックエリア6bに保存される
データには、スタックエリア先頭アドレスと、スタック
エリアアドレスと、実行メモリバンクNo、が含まれ、
またデータエリア6cに保存されるデータには、データ
エリアサイズと、データ先頭アドレスが含まれる。
ムに対応する非常駐RAM6のみを選択して実メモリ空
間に切り替える。例えば、ROM7上のN011の実行
プログラムが事象待ち状態、あるいはそのNo、1の実
行プログラムよりも優先順位の高いNo、2の実行プロ
グラムの起動要求が発生した場合は、そのときにおける
No、1の実行プログラムの情報をN011バンクの非
常駐RA M6に保存する(第3図参照)。すなわち、
そのときのプログラムの実行アドレスを実行アドレスエ
リア6aに保存すると共に、スタックデータをスタック
エリア6bに保存し、計算結果などのデータをデータエ
リア6cに保存する。スタックエリア6bに保存される
データには、スタックエリア先頭アドレスと、スタック
エリアアドレスと、実行メモリバンクNo、が含まれ、
またデータエリア6cに保存されるデータには、データ
エリアサイズと、データ先頭アドレスが含まれる。
このようにして、No、Iの実行プログラムの切り替え
時の情報をNo、1バンクの非常駐RAM6に保存した
後、バンクをNo、2に切り替えてNo。
時の情報をNo、1バンクの非常駐RAM6に保存した
後、バンクをNo、2に切り替えてNo。
2の実行プログラムを実行する。N002の実行プログ
ラムの実行が終了したときは、バンクをNo。
ラムの実行が終了したときは、バンクをNo。
1に戻して、そのN011バンクに保存した情報により
No、1の実行プログラムを再開する。
No、1の実行プログラムを再開する。
このように、実行プログラムの切り替え時の情報をメモ
リバンクとしての非常駐RAM6に保存し、その情報を
実行プログラムの再開の際に用いる。したがって、実メ
モリのアクセス可能な空間が狭くなるということがなく
、メモリ空間の狭いCPUを用いてのプログラミングが
可能となる。
リバンクとしての非常駐RAM6に保存し、その情報を
実行プログラムの再開の際に用いる。したがって、実メ
モリのアクセス可能な空間が狭くなるということがなく
、メモリ空間の狭いCPUを用いてのプログラミングが
可能となる。
[発明の効果コ
以上説明したように、この発明のメモリコントロール方
法は、メモリバンクとしての非常駐RAMに、実行プロ
グラムの切り替え時の情報を保存するから、実メモリの
アクセス可能な空間が狭くならず、性能の限られたメモ
リ空間の挟いCPUを用いての高機能なプログラミング
が可能となり、経済的にも有利である。
法は、メモリバンクとしての非常駐RAMに、実行プロ
グラムの切り替え時の情報を保存するから、実メモリの
アクセス可能な空間が狭くならず、性能の限られたメモ
リ空間の挟いCPUを用いての高機能なプログラミング
が可能となり、経済的にも有利である。
第1図はこの発明を実施するためのシステムのブロック
構成図、第2図は第1図におけるメモリ部分の説明図、
第3図はこの発明のコントロール方法の一例の説明図で
ある。 1・・・・・・機器制御用プロセッサ、 2・・・・
・・メモリ、3・・・・・・メモリバンクコントローラ
、4・・・・・・外部制御機器、 5・・・・・・常駐
RA M、6・・・・・・非常駐RAM、 7・・・
・・・ROM 。
構成図、第2図は第1図におけるメモリ部分の説明図、
第3図はこの発明のコントロール方法の一例の説明図で
ある。 1・・・・・・機器制御用プロセッサ、 2・・・・
・・メモリ、3・・・・・・メモリバンクコントローラ
、4・・・・・・外部制御機器、 5・・・・・・常駐
RA M、6・・・・・・非常駐RAM、 7・・・
・・・ROM 。
Claims (1)
- 各実行プログラム毎に対応する実メモリ空間に割り当て
ていない非常駐RAMをメモリバンクとして用意し、各
メモリバンクをメモリバンクチェンジコントローラによ
って選択的に実メモリ空間に切り替え、各実行プログラ
ムの切り替え時の情報をその実行プログラムに対応する
メモリバンクに保存することを特徴とするメモリコント
ロール方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14386186A JPS63648A (ja) | 1986-06-19 | 1986-06-19 | メモリコントロ−ル方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14386186A JPS63648A (ja) | 1986-06-19 | 1986-06-19 | メモリコントロ−ル方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63648A true JPS63648A (ja) | 1988-01-05 |
Family
ID=15348683
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14386186A Pending JPS63648A (ja) | 1986-06-19 | 1986-06-19 | メモリコントロ−ル方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63648A (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5752974A (en) * | 1980-09-17 | 1982-03-29 | Nec Corp | Storage device |
-
1986
- 1986-06-19 JP JP14386186A patent/JPS63648A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5752974A (en) * | 1980-09-17 | 1982-03-29 | Nec Corp | Storage device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5275414B2 (ja) | リードアドレス可能バーチャルdmaコントロール及び状態レジスタ | |
JP2513462B2 (ja) | マイクロ・コンピユ−タ | |
JPS63648A (ja) | メモリコントロ−ル方法 | |
JPH02128250A (ja) | 情報処理装置のアクセス制御回路 | |
JPH0554009A (ja) | プログラムロード方式 | |
JPH033049A (ja) | プロセスコントローラ単一メモリチップシャドー化技術 | |
JPH08137513A (ja) | メモリ管理方式 | |
JPS63750A (ja) | メモリコントロ−ル方法 | |
JPS5936351B2 (ja) | ダイナミツクガタメモリ ノ リフレツシユホウホウ | |
JPS61136159A (ja) | シングルチツプマイクロコンピユ−タ | |
JPH02127746A (ja) | 計算装置 | |
JPH0477831A (ja) | レジスタ退避装置 | |
JPH08221106A (ja) | プログラマブルコントローラ | |
JPS6127777B2 (ja) | ||
JPH0314016A (ja) | マイクロプロセッサ制御回路 | |
JPH03105441A (ja) | オペレーティングシステムにおけるメモリコントロール方法 | |
JPH0261749A (ja) | データ転送装置 | |
JPH0581217A (ja) | マルチプロセツサ制御システムのプログラム供給方法 | |
JPH04358254A (ja) | アダプタ制御方式 | |
JPS62217326A (ja) | 複数os格納切替可能コンピユ−タ | |
JPH03142531A (ja) | タスク多重起動制御方式 | |
JPH0816405A (ja) | システム初期化装置 | |
JPH04165440A (ja) | バンク切り換えによる動作モード変更装置 | |
JPH0895895A (ja) | 情報処理装置におけるシリアルポートi/o機器の制御装置 | |
JPH06103154A (ja) | 共有メモリ制御装置 |