JPS63750A - メモリコントロ−ル方法 - Google Patents
メモリコントロ−ル方法Info
- Publication number
- JPS63750A JPS63750A JP14416486A JP14416486A JPS63750A JP S63750 A JPS63750 A JP S63750A JP 14416486 A JP14416486 A JP 14416486A JP 14416486 A JP14416486 A JP 14416486A JP S63750 A JPS63750 A JP S63750A
- Authority
- JP
- Japan
- Prior art keywords
- program
- memory
- banks
- resident
- bank
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 13
- 238000010586 diagram Methods 0.000 description 4
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、工業用ロボット動作制御の池、あらゆる機
器制御用コンピュータシステムに係り、メモリ空間上で
同時に実行されるソフトウェア量が、ＣＰＵの実メモリ
空間を大幅に上回る場合に使用して好適なメモリコント
ロール方法に関する。
器制御用コンピュータシステムに係り、メモリ空間上で
同時に実行されるソフトウェア量が、ＣＰＵの実メモリ
空間を大幅に上回る場合に使用して好適なメモリコント
ロール方法に関する。
［従来の技術］
従来の機器制御用コンピュータシステムにおいて、ＣＰ
Ｕの実メモリ空間を超えるプログラムを実行する場合、
以下に述べるような方法がとられている。
Ｕの実メモリ空間を超えるプログラムを実行する場合、
以下に述べるような方法がとられている。
■フロッピィディスク等の外部記憶装置に格納されたプ
ログラムを必要時にロードして使用する。
ログラムを必要時にロードして使用する。
■常駐する実メモリ空間へ、実行する複数のプログラム
を割り当てて使用する。
を割り当てて使用する。
し発明が解決しようとする問題点コ
しかし、上記■の方法では、ローディングにト目当の時
間を要し、処理が迎れてしまうという欠点があった。
間を要し、処理が迎れてしまうという欠点があった。
一方、■の方法では、常駐する実メモリ空間へ、実行す
る複数のプログラムを割り当てていたので、常駐する実
メモリ空間の容量に左右され、格納されるプログラム数
に限りがあった。
る複数のプログラムを割り当てていたので、常駐する実
メモリ空間の容量に左右され、格納されるプログラム数
に限りがあった。
この発明は、このような背景の下になされたもので、一
のバンクに格納されているプログラムから、他のバンク
に格納されているプログラムに即座に移行することがで
き、また、即座に元のバンクのプログラムへ戻ることの
できる、メモリコントロール方、去を提供することを目
的とする。
のバンクに格納されているプログラムから、他のバンク
に格納されているプログラムに即座に移行することがで
き、また、即座に元のバンクのプログラムへ戻ることの
できる、メモリコントロール方、去を提供することを目
的とする。
［問題点を解決するための手段］
この発明のメモリコントロール方法は、実メモリ空間に
一定の位置を占める常駐部と、前記第メモリ空間に切り
替え接続される複数のバンクからなる非常駐部とを有し
、一のバンクに格納されている第１のプログラムから他
のバンクに格納されている第２のプログラムに移行する
場合、前記第１のプログラムから常駐部に格納されてい
る制御プログラムに移行して、前記第１のプログラムの
戻り番地を記憶し、次に前記他のバンクを実メモリ空間
に切り替えて第２のプログラムを走行させ、該第２のプ
ログラム終了時に再び前記常駐部の制御プログラムを経
て、前記第１のプログラムの戻り番地へ戻ることを特徴
とする。
一定の位置を占める常駐部と、前記第メモリ空間に切り
替え接続される複数のバンクからなる非常駐部とを有し
、一のバンクに格納されている第１のプログラムから他
のバンクに格納されている第２のプログラムに移行する
場合、前記第１のプログラムから常駐部に格納されてい
る制御プログラムに移行して、前記第１のプログラムの
戻り番地を記憶し、次に前記他のバンクを実メモリ空間
に切り替えて第２のプログラムを走行させ、該第２のプ
ログラム終了時に再び前記常駐部の制御プログラムを経
て、前記第１のプログラムの戻り番地へ戻ることを特徴
とする。
［作用コ
この発明のメモリコントロール方法によれば、多重バン
クには同一のアドレス空間を割り当て、切り替えにより
実メモリ空間へ繰り込むようになっている。そして、一
のバンクに格納されたプログラムから他のバンクに格納
されたプログラムに移行するときには、−旦常駐部の制
御プログラムへ移行して、戻り番地等の必要データを格
納し、次に移行先のバンクに切り替える。これによって
、バンクに格納されたプログラム相互の移行が可能とな
る。
クには同一のアドレス空間を割り当て、切り替えにより
実メモリ空間へ繰り込むようになっている。そして、一
のバンクに格納されたプログラムから他のバンクに格納
されたプログラムに移行するときには、−旦常駐部の制
御プログラムへ移行して、戻り番地等の必要データを格
納し、次に移行先のバンクに切り替える。これによって
、バンクに格納されたプログラム相互の移行が可能とな
る。
［実施例］
以下、この発明の一実施例を図面に基づいて説明する。
第１図は、この発明を実施するための制御ブロック図で
ある。図中１の機器制御用プロセッサは、メモリ２、メ
モリバンクコントローラ３、外部制御機器４を制御する
ものである。
ある。図中１の機器制御用プロセッサは、メモリ２、メ
モリバンクコントローラ３、外部制御機器４を制御する
ものである。
メモリ２は、２４ｋＢの常駐ＲＯＭ５と、バンク構成さ
れた非常駐ＲＯ〜１６と、ＲＡＭ７とで構成されている
。非常駐ＲＯＭ ６は、各々が８ｋＢの４つのメモリパ
ンクロＡ〜６Ｄから構成され、メモリバンクコントロー
ラ３により切り替えられて、いずれか１つのメモリバン
クが機器制御用プロセッサｌの実メモリ空間に接続され
るようになっている。
れた非常駐ＲＯ〜１６と、ＲＡＭ７とで構成されている
。非常駐ＲＯＭ ６は、各々が８ｋＢの４つのメモリパ
ンクロＡ〜６Ｄから構成され、メモリバンクコントロー
ラ３により切り替えられて、いずれか１つのメモリバン
クが機器制御用プロセッサｌの実メモリ空間に接続され
るようになっている。
第２図は、この実施例の処理を示す７０−ヂヤートであ
る。非常駐ＲＯ〜１６のメモリパンクロＡに格納されｆ
こプログラムを実行中に、メモリパンクロＢに格納され
１こプログラムを呼び出して実行する場合、アドレスか
重複するため、バンクを切り替えなければ実行できない
。そこで、常駐ＲＯＭ５に格納された制御プログラムが
制御を引き継いで、切り替えを行う。
る。非常駐ＲＯ〜１６のメモリパンクロＡに格納されｆ
こプログラムを実行中に、メモリパンクロＢに格納され
１こプログラムを呼び出して実行する場合、アドレスか
重複するため、バンクを切り替えなければ実行できない
。そこで、常駐ＲＯＭ５に格納された制御プログラムが
制御を引き継いで、切り替えを行う。
第２図のステップＳＰＩにおいて、メモリパンクロＡに
格納されたプログラムＡからメモリパンクロＢに格納さ
れたプログラムＢへの呼びが生じたとする。これにより
、機２３制御用プロセッサｌは、メモリパンクロＡから
常駐ＲＯＭ ５のプログラムＣへ制御を移し、ステップ
ＳＰ２で現在実行中のメモリパンクロＡの番号を記憶す
る。次に、プログラムＡの戻り番地を記憶しくステップ
５Ｐ３）、バンクを６Ａから６Ｂへ切り替える（ステッ
プ５Ｐ４）。これにより、メモリパンクロＢか実メモリ
空間に接続され、プログラムＢの走行かできるようにな
る。なお、この切り替えは、機器制御用プロセッサｌの
指示により、メモリバンクコントローラ３が実行する。
格納されたプログラムＡからメモリパンクロＢに格納さ
れたプログラムＢへの呼びが生じたとする。これにより
、機２３制御用プロセッサｌは、メモリパンクロＡから
常駐ＲＯＭ ５のプログラムＣへ制御を移し、ステップ
ＳＰ２で現在実行中のメモリパンクロＡの番号を記憶す
る。次に、プログラムＡの戻り番地を記憶しくステップ
５Ｐ３）、バンクを６Ａから６Ｂへ切り替える（ステッ
プ５Ｐ４）。これにより、メモリパンクロＢか実メモリ
空間に接続され、プログラムＢの走行かできるようにな
る。なお、この切り替えは、機器制御用プロセッサｌの
指示により、メモリバンクコントローラ３が実行する。
プログラムＢの走行が終了すると（ステップ５Ｐ５）、
再び常駐ｒ（０Ｍ５のプログラムＣに移行し、ステップ
ＳＰ６において、メモリパンクロＢから６Ａへの切り替
えを実行する。これにより、プログラムＡが実行可能と
なると、ステップＳＰ７からプログラムＡの戻り番地へ
戻る。
再び常駐ｒ（０Ｍ５のプログラムＣに移行し、ステップ
ＳＰ６において、メモリパンクロＢから６Ａへの切り替
えを実行する。これにより、プログラムＡが実行可能と
なると、ステップＳＰ７からプログラムＡの戻り番地へ
戻る。
なお、この実施例では、バンクを切り替えずに実行でき
るエリアは３２ｋＢ（＝２４二８ｋＢ）、リアルタイム
に実行できるプログラムは５６ｋＢ（−２４＋８ｘ４ｋ
Ｂ）である。バンク数を増や仕ばすアルタイムに実行で
きるプログラムを更に増やせることは言うまでもない。
るエリアは３２ｋＢ（＝２４二８ｋＢ）、リアルタイム
に実行できるプログラムは５６ｋＢ（−２４＋８ｘ４ｋ
Ｂ）である。バンク数を増や仕ばすアルタイムに実行で
きるプログラムを更に増やせることは言うまでもない。
［発明の効果］
以上説明したように、この発明のメモリコントロール方
法は、非常駐のメモリバンクを複数設け、常駐部を介し
てプログラム切り替えを行うようにしたから、非常駐部
間でリアルタイムにプログラムを切り替えて実行できる
。これにより、ＣＰＵの実メモリ空間が少なくても、大
規模のプログラムをリアルタイムで実行できる。
法は、非常駐のメモリバンクを複数設け、常駐部を介し
てプログラム切り替えを行うようにしたから、非常駐部
間でリアルタイムにプログラムを切り替えて実行できる
。これにより、ＣＰＵの実メモリ空間が少なくても、大
規模のプログラムをリアルタイムで実行できる。
第１図はこの発明を実施するだめのシステムのブロック
構成図、第２図はこの発明のコントロール方法の一例を
示す説明図である。
構成図、第２図はこの発明のコントロール方法の一例を
示す説明図である。
Claims (1)
- 実メモリ空間に一定の位置を占める常駐部と、前記実メ
モリ空間に切り替え接続される複数のバンクからなる非
常駐部とを有し、一のバンクに格納されている第１のプ
ログラムから他のバンクに格納されている第２のプログ
ラムに移行する場合、前記第１のプログラムから常駐部
に格納されている制御プログラムに移行して、前記第１
のプログラムの戻り番地を記憶し、次に前記他のバンク
を実メモリ空間に切り替えて第２のプログラムを走行さ
せ、該第２のプログラム終了時に再び前記常駐部の制御
プログラムを経て、前記第１のプログラムの戻り番地へ
戻ることを特徴とするメモリコントロール方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14416486A JPS63750A (ja) | 1986-06-20 | 1986-06-20 | メモリコントロ−ル方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14416486A JPS63750A (ja) | 1986-06-20 | 1986-06-20 | メモリコントロ−ル方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63750A true JPS63750A (ja) | 1988-01-05 |
Family
ID=15355689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14416486A Pending JPS63750A (ja) | 1986-06-20 | 1986-06-20 | メモリコントロ−ル方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63750A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4599534A (en) * | 1983-05-23 | 1986-07-08 | Hitachi, Ltd. | Electron gun for color picture tube |
| US4833365A (en) * | 1986-02-19 | 1989-05-23 | Hitachi, Ltd. | Electron gun structure for converging electron beams |
| JP2001175463A (ja) * | 1999-12-16 | 2001-06-29 | Matsushita Electric Ind Co Ltd | コンピュータ装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58184655A (ja) * | 1982-04-22 | 1983-10-28 | Mitsubishi Electric Corp | 演算処理装置 |
| JPS5914060A (ja) * | 1982-07-15 | 1984-01-24 | Matsushita Electric Works Ltd | メモリバンク切換回路 |
-
1986
- 1986-06-20 JP JP14416486A patent/JPS63750A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58184655A (ja) * | 1982-04-22 | 1983-10-28 | Mitsubishi Electric Corp | 演算処理装置 |
| JPS5914060A (ja) * | 1982-07-15 | 1984-01-24 | Matsushita Electric Works Ltd | メモリバンク切換回路 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4599534A (en) * | 1983-05-23 | 1986-07-08 | Hitachi, Ltd. | Electron gun for color picture tube |
| US4833365A (en) * | 1986-02-19 | 1989-05-23 | Hitachi, Ltd. | Electron gun structure for converging electron beams |
| JP2001175463A (ja) * | 1999-12-16 | 2001-06-29 | Matsushita Electric Ind Co Ltd | コンピュータ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0330226A3 (en) | Apparatus of and method for executing subprogram in bank switching data processing system | |
| JPS63750A (ja) | メモリコントロ−ル方法 | |
| JPH02148223A (ja) | レジスタ退避復活装置 | |
| JPS58225443A (ja) | 高速デ−タ処理装置 | |
| JPH03288906A (ja) | Ｐｃの命令実行方式 | |
| JPH0830466A (ja) | マルチタスク切り換え制御方法 | |
| JPH01246635A (ja) | タスク切替方式 | |
| JPH04148340A (ja) | トランザクション実行方式 | |
| JPH03211629A (ja) | 仮想計算機システム | |
| JP2744152B2 (ja) | データ駆動型データ処理装置 | |
| JPH02181831A (ja) | プログラム制御方法 | |
| JPS59180877A (ja) | メモリの読出し制御方式 | |
| JPS63648A (ja) | メモリコントロ−ル方法 | |
| JPS6314242A (ja) | メモリ拡張方式 | |
| JPH03231343A (ja) | マイクロプロセッサにおけるメモリ空間拡張方式 | |
| JPS58178404A (ja) | シ−ケンスコントロ−ラの外部演算ユニツト | |
| JPH0266651A (ja) | メモリアドレス変換方式 | |
| JPS6370353A (ja) | メモリ制御システム | |
| JPH0126108B2 (ja) | ||
| JPH10247182A (ja) | マルチプロセッサシステム | |
| JPH0378855A (ja) | データ転送回路 | |
| JPH06131292A (ja) | データ転送方式 | |
| JPH05122977A (ja) | サーボモータ制御方法および装置 | |
| JPS6389962A (ja) | プロセツサ割り当て方法および装置 | |
| JPH04127230A (ja) | 情報処理装置 |