JPH01246635A - タスク切替方式 - Google Patents
タスク切替方式Info
- Publication number
- JPH01246635A JPH01246635A JP7712988A JP7712988A JPH01246635A JP H01246635 A JPH01246635 A JP H01246635A JP 7712988 A JP7712988 A JP 7712988A JP 7712988 A JP7712988 A JP 7712988A JP H01246635 A JPH01246635 A JP H01246635A
- Authority
- JP
- Japan
- Prior art keywords
- program
- memory
- information table
- multitask
- standard
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000010276 construction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、パソコンにおけるタスク切替方式に関する。
従来、パソコンによるマルチタスク制御システムにおい
ては、タスクの切替えは標準メモリ内でのみ行なってい
た。
ては、タスクの切替えは標準メモリ内でのみ行なってい
た。
上述した従来のタスク制御切替方式では、増設メモリに
ロードされるプログラムはマルチタスク制御の対象外と
なっているので、マルチタスクシステムの規模が標準メ
モリ量以上になると、システム構築がパソコンにおいて
は不可能であるという欠点がある。
ロードされるプログラムはマルチタスク制御の対象外と
なっているので、マルチタスクシステムの規模が標準メ
モリ量以上になると、システム構築がパソコンにおいて
は不可能であるという欠点がある。
本発明のタスク切替方式は、増設メモリにロードしたプ
ログラムの位置を格納するプロゲラみロード情報テーブ
ルをメモリに、また標準メモリ上のプログラムから前記
−増設メモリ上のプログラムに切替わるときは前記プロ
グラムロード情報テーブルの内容により行うマルチタス
ク制御プログラムを前記標準メモリ上に設け、 パーソナルコンピュータにおいて、増設メモリにまたが
るマルチタスクシステムの構築を可能化したことを特徴
とする。
ログラムの位置を格納するプロゲラみロード情報テーブ
ルをメモリに、また標準メモリ上のプログラムから前記
−増設メモリ上のプログラムに切替わるときは前記プロ
グラムロード情報テーブルの内容により行うマルチタス
ク制御プログラムを前記標準メモリ上に設け、 パーソナルコンピュータにおいて、増設メモリにまたが
るマルチタスクシステムの構築を可能化したことを特徴
とする。
次に、本発明を図面に基づき説明する。
第１図は本発明の一実施例を示すブロック図であり、標
準メモリ１に対して増設メモリ２が設けられているとき
のタスク切替えの様子を示している。
準メモリ１に対して増設メモリ２が設けられているとき
のタスク切替えの様子を示している。
標準メモリ１にはマルチタスク制御プログラム１０およ
びプログラム１１がロードされ実行中である。増設メモ
リ２はｎ個のバンクから成り、いま第３バンクＢ３には
プログラム２３がロードされ、要求待ち状態であるもの
とする。
びプログラム１１がロードされ実行中である。増設メモ
リ２はｎ個のバンクから成り、いま第３バンクＢ３には
プログラム２３がロードされ、要求待ち状態であるもの
とする。
標準メモリ１上のプログラム（プログラム１１等）と増
設メモリ２上のプログラム（プログラム２３等）とはマ
ルチタスクを構成し、増設メモリ２上の各プログラムの
ロード位置は、第２図に、その内容を示すようなプログ
ラムロード情報テーブルに格納されている。
設メモリ２上のプログラム（プログラム２３等）とはマ
ルチタスクを構成し、増設メモリ２上の各プログラムの
ロード位置は、第２図に、その内容を示すようなプログ
ラムロード情報テーブルに格納されている。
この場合、プログラム１１よりプログラム２３に対して
イベント要求（タスク切替要求）を行うと、マルチタス
ク制御プログラム１０によるディスバッチ処理において
、プログラムロード情報テーブルを参照し、プロゲラ２
３の配置されているバンク番号３を取得しバンク切替え
処理を行ってからプログラム２３を実行する。
イベント要求（タスク切替要求）を行うと、マルチタス
ク制御プログラム１０によるディスバッチ処理において
、プログラムロード情報テーブルを参照し、プロゲラ２
３の配置されているバンク番号３を取得しバンク切替え
処理を行ってからプログラム２３を実行する。
本発明は以上に説明した構成を採用したなめ、パソコン
においてメモリを増設したときにも、マルチタスクシス
テムの構築ができる効果がある。
においてメモリを増設したときにも、マルチタスクシス
テムの構築ができる効果がある。
第１図は本発明の一実施例を示すブロック図、第２図は
本実施例におけるプログラムロード情報テーブルの詳細
図である。 １・・・標準メモリ、２・・・増設メモリ、１０・・・
マルチタスク制御プログラム、１１，２３．２４・・・
プログラム、Ｂ１〜Ｂ、・・・バンク。
本実施例におけるプログラムロード情報テーブルの詳細
図である。 １・・・標準メモリ、２・・・増設メモリ、１０・・・
マルチタスク制御プログラム、１１，２３．２４・・・
プログラム、Ｂ１〜Ｂ、・・・バンク。
Claims (1)
- 【特許請求の範囲】 増設メモリにロードしたプログラムの位置を格納する
プログラムロード情報テーブルをメモリに、また標準メ
モリ上のプログラムから前記増設メモリ上のプログラム
に切替わるときは前記プログラムロード情報テーブルの
内容により行うマルチタスク制御プログラムを前記標準
メモリ上に設け、 パーソナルコンピュータにおいて、増設メモリにまたが
るマルチタスクシステムの構築を可能化したことを特徴
とするタスク切替方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7712988A JPH01246635A (ja) | 1988-03-29 | 1988-03-29 | タスク切替方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7712988A JPH01246635A (ja) | 1988-03-29 | 1988-03-29 | タスク切替方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01246635A true JPH01246635A (ja) | 1989-10-02 |
Family
ID=13625185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7712988A Pending JPH01246635A (ja) | 1988-03-29 | 1988-03-29 | タスク切替方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01246635A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03154130A (ja) * | 1989-11-10 | 1991-07-02 | Mita Ind Co Ltd | タスクスイッチング方式 |
| JPH03260840A (ja) * | 1990-03-12 | 1991-11-20 | Fujitsu Ltd | マルチタスクにおけるバンクメモリの制御方式 |
| US6378534B1 (en) | 1993-10-20 | 2002-04-30 | Verteq, Inc. | Semiconductor wafer cleaning system |
-
1988
- 1988-03-29 JP JP7712988A patent/JPH01246635A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03154130A (ja) * | 1989-11-10 | 1991-07-02 | Mita Ind Co Ltd | タスクスイッチング方式 |
| JPH03260840A (ja) * | 1990-03-12 | 1991-11-20 | Fujitsu Ltd | マルチタスクにおけるバンクメモリの制御方式 |
| US6378534B1 (en) | 1993-10-20 | 2002-04-30 | Verteq, Inc. | Semiconductor wafer cleaning system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01246635A (ja) | タスク切替方式 | |
| JPS62182822A (ja) | 自動運転方式 | |
| JPH02105962A (ja) | システム起動装置 | |
| JPH023828A (ja) | 計算機ネットワークシステム | |
| KR0155868B1 (ko) | 멀티-로봇 제어기의 위치 정보 제어방법 | |
| JPS63155338A (ja) | プログラム実行履歴記録制御方式 | |
| JPS62151942A (ja) | タスク切換え方式 | |
| JPS6011935A (ja) | 動作モ−ド表示装置 | |
| JPH04213731A (ja) | 簡易マルチタスクオペレーティングシステム | |
| JP3022848B2 (ja) | マルチタスクのタスク切り替え方法とリアルタイム・オペレーティング・システム | |
| JPH01297732A (ja) | 割込制御方式 | |
| JPH0376499B2 (ja) | ||
| JPH03260840A (ja) | マルチタスクにおけるバンクメモリの制御方式 | |
| JPH01185729A (ja) | オーバレイ構造プログラム実行方式 | |
| JPH01155437A (ja) | オペレーティングシステム | |
| JPH03154130A (ja) | タスクスイッチング方式 | |
| JPH03231343A (ja) | マイクロプロセッサにおけるメモリ空間拡張方式 | |
| JPH02165358A (ja) | 学習機能付きプログラムロード方式 | |
| JPH02127746A (ja) | 計算装置 | |
| JPS6252665A (ja) | マルチプロセツサシステム | |
| JPH07219785A (ja) | オペレーティングシステム管理装置およびオペレーティ ングシステム管理方法 | |
| JPS61226849A (ja) | 共有バツフア制御方式 | |
| JPH01281531A (ja) | プログラムロード方式 | |
| JPH0782443B2 (ja) | オペレ−テイングシステムのタスク管理方法 | |
| JPS62251845A (ja) | プログラムデバツグ装置 |