JPS6252665A - マルチプロセツサシステム - Google Patents
マルチプロセツサシステムInfo
- Publication number
- JPS6252665A JPS6252665A JP19253185A JP19253185A JPS6252665A JP S6252665 A JPS6252665 A JP S6252665A JP 19253185 A JP19253185 A JP 19253185A JP 19253185 A JP19253185 A JP 19253185A JP S6252665 A JPS6252665 A JP S6252665A
- Authority
- JP
- Japan
- Prior art keywords
- data
- data processing
- processing device
- loading
- initial program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はバスに接続されて分散処理を行なう複数のデー
タ処理装置で構成されるマルチプロセッサシステムに関
し、特に各データ処理装置に対するプログラムおよびデ
ータのイニシャルロード方式に関する。
タ処理装置で構成されるマルチプロセッサシステムに関
し、特に各データ処理装置に対するプログラムおよびデ
ータのイニシャルロード方式に関する。
従来、この種のイニシャルロード方式は、複数のデータ
処理装置の中の外部記憶装置を持ったデータ処理装置が
、その外部記憶装置に全データ処理装置のプログラムお
よびデータを格納し、そこからイニシャルロードを行な
うものであった。
処理装置の中の外部記憶装置を持ったデータ処理装置が
、その外部記憶装置に全データ処理装置のプログラムお
よびデータを格納し、そこからイニシャルロードを行な
うものであった。
上述した従来のイニシャルロードの方式は、全データ処
理装置のプログラムおよびデータが外部記憶装置に収容
されているため、プログラムおよびデータをロードする
時のアクセスタイムが大きく、結果としてイニシャルプ
ログラムロードに時間がかかってしまい、さらに外部記
憶装置を持ったデータ処理装置は高価であるためイニシ
ャルプログラムロード専用装置とすることができず、し
たがってイニシャルプログラムロード処理を行なってい
る時は、通常のデータ処理に対して能力、処理時間に関
して悪影響を及ぼすという欠点があった。
理装置のプログラムおよびデータが外部記憶装置に収容
されているため、プログラムおよびデータをロードする
時のアクセスタイムが大きく、結果としてイニシャルプ
ログラムロードに時間がかかってしまい、さらに外部記
憶装置を持ったデータ処理装置は高価であるためイニシ
ャルプログラムロード専用装置とすることができず、し
たがってイニシャルプログラムロード処理を行なってい
る時は、通常のデータ処理に対して能力、処理時間に関
して悪影響を及ぼすという欠点があった。
本発明はバスに接続されて分散処理を行なう複数のデー
タ処理装置で構成されたマルチプロセッサシステムにお
いて 各データ処理装置が必要とするプログラムおよび固定デ
ータが格納されたＲＯＭを備えたイニシャルプログラム
ロード専用のデータ処理装置と、各データ処理装置が必
要とする可変データが格納された外部記憶装置を有し、
各データ処理装置にイニシャルプログラムロードする機
能を有するデータ処理装置とを備えたことを特徴として
いるマルチプロセンサである。このように、バスにデー
タ・バンク用のＲＯＭを持ったイニシャルプログラムロ
ード専用のデータ処理装置を接続し、該ＲＯにに全デー
タ処理装置のプログラムおよび固定データを格納し、そ
こから各データ処理装置にイニシャルプログラムロード
を行なうことにより、イニシャルプログラムロードに要
する時間を短縮することができると共に、外部記憶装置
を持つデータ処理装置がプログラムおよび固定データの
イニシャルプログラムロードに使用されないため１本来
のデータ処理に悪影響を及ぼさない。
タ処理装置で構成されたマルチプロセッサシステムにお
いて 各データ処理装置が必要とするプログラムおよび固定デ
ータが格納されたＲＯＭを備えたイニシャルプログラム
ロード専用のデータ処理装置と、各データ処理装置が必
要とする可変データが格納された外部記憶装置を有し、
各データ処理装置にイニシャルプログラムロードする機
能を有するデータ処理装置とを備えたことを特徴として
いるマルチプロセンサである。このように、バスにデー
タ・バンク用のＲＯＭを持ったイニシャルプログラムロ
ード専用のデータ処理装置を接続し、該ＲＯにに全デー
タ処理装置のプログラムおよび固定データを格納し、そ
こから各データ処理装置にイニシャルプログラムロード
を行なうことにより、イニシャルプログラムロードに要
する時間を短縮することができると共に、外部記憶装置
を持つデータ処理装置がプログラムおよび固定データの
イニシャルプログラムロードに使用されないため１本来
のデータ処理に悪影響を及ぼさない。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明によるマルチプロセッサシステムの一実
施例を示す構成図である。
施例を示す構成図である。
ループバスｌには複数のデータ処理装置２１゜２□、２
３．２４と、データバンク用ＲＯＭを有するイニシャル
プログラムロード専用のデータ処理装置３と、外部記憶
装置５を持つデータ処理装置４が接続されている。イニ
シャルプログラムロード専用のデータ処理装置３のＲＯ
Ｍにはデータ処理装置２１〜２４がそれぞれ必要とする
プログラムとデータ６．７，８．９のうち、プログラム
Ａ−Ｇと固定データ１〜■が格納され、データ処理装置
４の外部記憶装置５には可変データａ−ｄが格納されて
いる。
３．２４と、データバンク用ＲＯＭを有するイニシャル
プログラムロード専用のデータ処理装置３と、外部記憶
装置５を持つデータ処理装置４が接続されている。イニ
シャルプログラムロード専用のデータ処理装置３のＲＯ
Ｍにはデータ処理装置２１〜２４がそれぞれ必要とする
プログラムとデータ６．７，８．９のうち、プログラム
Ａ−Ｇと固定データ１〜■が格納され、データ処理装置
４の外部記憶装置５には可変データａ−ｄが格納されて
いる。
イニシャルプログラムロード専用のデータ処理装置３は
、そのＲＯＭに格納した全データ処理装置２１〜２４の
必要とするプログラムおよび固定データｌＯのうちから
各データ処理袋ａ ２ｔ 、２２２３＋２４の８鷺どす
るものをそれぞれにイニシャルプログラムロードする。
、そのＲＯＭに格納した全データ処理装置２１〜２４の
必要とするプログラムおよび固定データｌＯのうちから
各データ処理袋ａ ２ｔ 、２２２３＋２４の８鷺どす
るものをそれぞれにイニシャルプログラムロードする。
また、データ処理装置４は外部記憶装＠５に格納されて
いる全データ処理装置２．〜２４の必要とする可変デー
タ１１のうちから各データ処理装置２１．２２．２３．
２４の必要とするものをそれぞれにロードする。なお、
ルーフ’／＜スの代りにその他のバスを用いてもよい。
いる全データ処理装置２．〜２４の必要とする可変デー
タ１１のうちから各データ処理装置２１．２２．２３．
２４の必要とするものをそれぞれにロードする。なお、
ルーフ’／＜スの代りにその他のバスを用いてもよい。
以」二説明したように本発明は、バスにデータバンク用
のＲＯＭを持ったイニシャルプログラムロード専用のデ
ータ処理装置を接続し、該ＲＯＭに全データ処理装置の
プログラムおよび固定データを格納し、そこから各デー
タ処理装置にイニシャルプログラムロードを行なうこと
により、イニシャルプログラムロードに要する時間を短
縮することができる効果があると共に、外部記憶装置を
持つデータ処理装置がプログラムおよび固定データのイ
ニシャルプログラムロードに使用されないため１本来の
データ処理に悪影響を及ぼさないという効果があり、さ
らに、外部記憶装置内に格納される全データ処理装置の
可変データを、イニシャルプログラムロード専用のデー
タ処理装置のメモリに転送しておき、そこからイニシャ
ルプログラムロードすることにより、さらにイニシャル
プログラムロード時間を短縮できるとともに、外部記憶
装置を持ったデータ処理装置をイニシャルプログラムロ
ードに使わないで本来のデータ処理に用いるという効果
を出すこともできる。
のＲＯＭを持ったイニシャルプログラムロード専用のデ
ータ処理装置を接続し、該ＲＯＭに全データ処理装置の
プログラムおよび固定データを格納し、そこから各デー
タ処理装置にイニシャルプログラムロードを行なうこと
により、イニシャルプログラムロードに要する時間を短
縮することができる効果があると共に、外部記憶装置を
持つデータ処理装置がプログラムおよび固定データのイ
ニシャルプログラムロードに使用されないため１本来の
データ処理に悪影響を及ぼさないという効果があり、さ
らに、外部記憶装置内に格納される全データ処理装置の
可変データを、イニシャルプログラムロード専用のデー
タ処理装置のメモリに転送しておき、そこからイニシャ
ルプログラムロードすることにより、さらにイニシャル
プログラムロード時間を短縮できるとともに、外部記憶
装置を持ったデータ処理装置をイニシャルプログラムロ
ードに使わないで本来のデータ処理に用いるという効果
を出すこともできる。
第１図は本発明によるマルチプロセッサシステムの実施
例を示す構成図である。 １・・・ループバス、 ２、．２２，２３．２４・・・データ処理装置、３・・
・イニシャルプログラムロード専用のデータ処理装置、 ４・・・外部記憶装置付のデータ処理装置、５・・・外
部記憶装置、 ６・・・データ処理装置２１の必要とするプログラムと
データ ７・・・データ処理装置２２の必要とするプログラムと
データ、 ８・・・データ処理装置２３の必要とするプログラムと
データ、 ９・・・データ処理装置２４の必要とするプログラムと
データ、 １０・・・全データ処理装置２１〜２４の必要とするプ
ログラムと固定データ、 １１・・・全データ処理装置２１〜２４の必要とする可
変データ。
例を示す構成図である。 １・・・ループバス、 ２、．２２，２３．２４・・・データ処理装置、３・・
・イニシャルプログラムロード専用のデータ処理装置、 ４・・・外部記憶装置付のデータ処理装置、５・・・外
部記憶装置、 ６・・・データ処理装置２１の必要とするプログラムと
データ ７・・・データ処理装置２２の必要とするプログラムと
データ、 ８・・・データ処理装置２３の必要とするプログラムと
データ、 ９・・・データ処理装置２４の必要とするプログラムと
データ、 １０・・・全データ処理装置２１〜２４の必要とするプ
ログラムと固定データ、 １１・・・全データ処理装置２１〜２４の必要とする可
変データ。
Claims (1)
- 【特許請求の範囲】 バスに接続されて分散処理を行なう複数のデータ処理装
置で構成されたマルチプロセッサシステムにおいて、 各データ処理装置が必要とするプログラムおよび固定デ
ータが格納されたＲＯＭを備えたイニシャルプログラム
ロード専用のデータ処理装置と、各データ処理装置が必
要とする可変データが格納された外部記憶装置を有し、
各データ処理装置にイニシャルプログラムロードする機
能を有するデータ処理装置とを備えたことを特徴とする
マルチプロセッサシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19253185A JPS6252665A (ja) | 1985-08-30 | 1985-08-30 | マルチプロセツサシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19253185A JPS6252665A (ja) | 1985-08-30 | 1985-08-30 | マルチプロセツサシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6252665A true JPS6252665A (ja) | 1987-03-07 |
Family
ID=16292829
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19253185A Pending JPS6252665A (ja) | 1985-08-30 | 1985-08-30 | マルチプロセツサシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6252665A (ja) |
-
1985
- 1985-08-30 JP JP19253185A patent/JPS6252665A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6252665A (ja) | マルチプロセツサシステム | |
| JPS62126451A (ja) | 分散処理装置のイニシヤルプログラムロ−ド方式 | |
| JP2837413B2 (ja) | 複数端末ｃｐｕを有するｃｔ装置 | |
| JPH01261758A (ja) | コンピュータ装置 | |
| JPH082727Y2 (ja) | プログラマブルシ−ケンサ | |
| JPS6364140A (ja) | 中央処理装置 | |
| JPS593636A (ja) | 動的結合モジユ−ル実行処理方式 | |
| JP2003196251A (ja) | マルチｃｐｕシステム | |
| JPH01246635A (ja) | タスク切替方式 | |
| JPS60134323A (ja) | 座標読取装置 | |
| JPH0656611B2 (ja) | ベクトル処理装置 | |
| JPS58176761A (ja) | マルチプロセツサシステムにおける起動回路 | |
| JPS6349872A (ja) | フア−ムウエアロ−ド方式 | |
| JPH0254362A (ja) | 並列処理コンピュータ | |
| JPS6011935A (ja) | 動作モ−ド表示装置 | |
| JPS63132372A (ja) | 並列処理装置 | |
| JPH0769892B2 (ja) | プログラムロ−ド方式 | |
| JPH05334233A (ja) | データ転送装置 | |
| JPS6084659A (ja) | デ−タ処理装置 | |
| JPH02146627A (ja) | コンピュータ | |
| EP0278263A3 (en) | Multiple bus dma controller | |
| JPS62226368A (ja) | 補助プロセサへのプログラムロ−ド方式 | |
| JPH09120383A (ja) | データ入出力方法及びそのためのデータ入出力装置 | |
| JPH01197867A (ja) | マルチプロセッサシステム | |
| JPS6231386B2 (ja) |