JPS63132372A - 並列処理装置 - Google Patents

並列処理装置

Info

Publication number
JPS63132372A
JPS63132372A JP27840186A JP27840186A JPS63132372A JP S63132372 A JPS63132372 A JP S63132372A JP 27840186 A JP27840186 A JP 27840186A JP 27840186 A JP27840186 A JP 27840186A JP S63132372 A JPS63132372 A JP S63132372A
Authority
JP
Japan
Prior art keywords
local memory
memory
data
local
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27840186A
Other languages
English (en)
Inventor
Susumu Arai
進 新井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP27840186A priority Critical patent/JPS63132372A/ja
Publication of JPS63132372A publication Critical patent/JPS63132372A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 並列処理装置のプロセッサ間のデータ共有において、共
存メモリ上に間接ポインタをプロセッサ対ごとにまとめ
て置くことにより、GC(ガーベジコレクション)を容
易に行なえるようにしたものである。
〔産業上の利用分野〕
本発明は、プロセッサ間でデータを共有する並列処理装
置に関し、特にGC処理を容易に行なえるようにしよう
とするものである。
〔従来の技術〕
LISPやPrologなどの信号処理言語を用いた人
工知能用のソフトウェアには、複数のプロセッサを用い
て各プロセッサのメモリのデータを互いに参照しながら
処理を進めて行くという方式がとられる場合がある。プ
ロセッサのメモリデータは処理が進むにつれて不要にな
り、その一方で次のデータのための新しいメモリ領域が
必要になるから、適当な時点でガーベジコレクションし
て領域開放を行なう。このガーベジコレクションは、各
プロセッサが各々のメモリ (局所メモリ)のデータし
か参照しないなら各メモリ単独で行なうことができるが
、他のプロセッサも参照していると、その参照関係を調
べなければならない。即ちガーベジ(ゴミ)はどこから
も参照されないデータであって、他のメモリデータから
の参照があればそれはガーベジでないから、自己および
他からの参照関係を調べなければガーベジ判定はできな
い。
並列処理装置のプロセッサ間でデータを共有した場合に
は、局所メモリ上のデータが他のプロセッサから参照さ
れていることの判定が難しく、GCが困難になる。その
ために、プロセッサ間のデータの参照関係が容易に判る
ようなデータの共有方法が必要となる。
従来のデータの共有法を第3図に示す。同図は、3つの
プロセッサ1)〜13がそれぞれ局所メモリ21〜23
を有し、局所メモリ23上のデータが共有メモリ4上の
間接ポインタ5A、5Bを介して、他の局所メモリ21
.22中のデータを参照している(ポインタ6A→間接
ポインタ5A−データ3A、ポインタ6B→間接ポイン
タ5B→データ3B)様子を示している。
いま、プロセッサ1)でGCが生じたとする。
この場合には、データ3Aは共有メモリ4上の間接ポイ
ンタ5Aによって参照されているので、データ3Aをゴ
ミとして回収してはならない。そのために、プロセッサ
1)のGCでは、局所メモリ21だけでなく、共有メモ
リ4全体をチェックしなければならない。
〔発明が解決しようとする問題点〕
しかしながら、局所メモリ21のGCにとって間接ポイ
ンタ5B等は関係ないので、これもチェック対象とする
従来の方式ではGCの処理時間が長くなる欠点がある。
本発明は、間接ポインタを整理して共有メモリに格納し
、各局所メモリのCC処理に際しチェックすべき領域を
限定することにより、CC処理に要する時間を短縮しよ
うとするものである。
〔問題点を解決するための手段〕
第1図は本発明の基本構成図で、第3図との相違点は共
有メモリ4の内部にプロセッサ対毎の間接ポインタ領域
7を設けた点である。731は局所メモリ23から局所
メモリ21のデータ3Aを参照する間接ポインタ5Aが
格納される間接ポインタ領域であり、732は局所メモ
リ23から局所メモリ22のデータ3Bを参照する間接
ポインタ5Bが格納される間接ポインタ領域である。局
所メモリ23から21への間接ポインタ領域731には
他の局所メモリ例えば22のデータ3Bを参照するため
の間接ポインタ5Bなどは格納しない。間接ポインタ5
Bの格納領域は局所メモリ23から22への間接ポイン
タ領域732に限る。
〔作用〕
第1図の構成であれば、例えば局所メモリ21のGCを
する場合は、その局所メモリ21内のデータがアクティ
ブかガーベジかを判別する作業の他には、局所メモリ2
1と間接ポインタ領域731だけをチェックすればよい
ので、他の間接ポインタ領域732等を除外する分だけ
CC処理が容易になり、処理時間が短縮される。
〔実施例〕
第2図はN台のプロセッサ1)〜INに拡張した本発明
の実施例で、21〜2Nは各プロセッサ1)〜lNの局
所メモリ、4は各プロセッサに共通の共有メモリである
。共有メモリ4の間接ポインタ領域7はNXNのマトリ
クスから同記号の組となる対角位置を除いたN・ (N
−1)+Ia設定され、それぞれは参照方向の記号で区
別される。例えば、I−1は局所メモリIから局所メモ
リ1の参照を示し、このブロックには当該間接ポインタ
が格納される。以下局所メモリ2Iを中心に説明すると
、本例では局所メモリ2Iのデータ3Aが局所メモリ2
Jのポインタ6Aで参照され、それとは逆に局所メモリ
2Iのポインタ6Bが局所メモリ2Jのデータ3Bを参
照する関係にあり、この場合は共有メモリ4の間接ポイ
ンタ領域7JIに3Aへの間接ポインタ5Aが、また間
接ポインタ領域71Jに3Bへの間接ポインタ5Bが設
定される。
ここで、プロセッサIIが自己の局所メモリ21のGC
を行なうとすると、この場合は該プロセッサIIが自己
の局所メモリ2■内のデータ3A等のアクティブ/ガー
ベジの別を凋べる(LISPなどではデータは芋する式
に連なっているのでそれをたぐって行くことにより、こ
れは容易に行なうことができる)と共に、1点鎖線枠内
の間接ポインタ領域71)〜7NI(71)はない)と
7エ1〜?INを調べればよい。横方向の領域71)〜
7NIは局所メモリ2I内のデータ3A等が他の局所メ
モリによって参照されている関係を示し、縦方向の領域
71)〜71Nは自己の局所メモリ2■が他の局所メモ
リのデータ6A等を参照している関係を示す。この調査
により局所メモリ2Iのガーベジが分り、該メモリ2I
のGCを行なうと共に、共有メモリの上記縦方向領域の
GCを行なう。
この方式では、共有メモリ4内の他の間接ポインタ領域
(7の後に■を含まないもの)はチェック対象から外す
ことができるので、その分だけ処理が容易になり処理時
間が短縮される(共有メモリに関しては従来の全部チェ
ックする場合の2(N−1)/N (N−1)=2/H
になる)。尚、局所メモリ2■から局所メモリ2Jのデ
ータを新たに参照する場合には、共有メモリ4上の局所
メモリ2■から2Jへの間接ポインタ領域71Jに局所
メモリ2Jへのポインタを置き、局所メモリ2I内では
、ここへのポインタ6Bを保持する。
また、局所メモリ2に1から21への間接ポインタ領域
(1≦に1≦N)上の有効なポインタはGCの際のルー
トにもなる。GCの結果不要になった局所メモリ2■か
ら他の局所メモリ2に2への間接ポインタ領域(1≦に
2≦N)上のポインタは、他の有効なポインタと区別で
きるようにマークしておく。このようにすると、次に他
のプロセッサでGCが生じたときにはこれはルートには
ならず、このポインタによって参照されていたデータは
、局所メモリ内の参照が無ければ回収が可能となる。
〔発明の効果〕
以上述べたように本発明によれば、局所メモリ上のデー
タを他のプロセッサと共有する並列処理装置において、
共有メモリ上のGC対象領域を制限することができ、G
Cに要する処理時間を短縮できる利点がある。
【図面の簡単な説明】
第1図は本発明の基本構成図、 第2図は本発明の実施例を示す構成図、第3図は従来の
並列処理装置のデータ共を方式の説明図である。

Claims (1)

    【特許請求の範囲】
  1. 複数台の並列処理プロセッサ(1)がそれぞれ局所メモ
    リ(2)を備え、各プロセッサが他のプロセッサの局所
    メモリのデータ(3)を参照できる並列処理装置におい
    て、全てのプロセッサで共有される共有メモリ(4)に
    、各プロセッサ毎に、参照、被参照の関係を示す間接ポ
    インタ(5)をまとめて収容する間接ポインタ領域(7
    )を設定してなることを特徴とする並列処理装置。
JP27840186A 1986-11-21 1986-11-21 並列処理装置 Pending JPS63132372A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27840186A JPS63132372A (ja) 1986-11-21 1986-11-21 並列処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27840186A JPS63132372A (ja) 1986-11-21 1986-11-21 並列処理装置

Publications (1)

Publication Number Publication Date
JPS63132372A true JPS63132372A (ja) 1988-06-04

Family

ID=17596832

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27840186A Pending JPS63132372A (ja) 1986-11-21 1986-11-21 並列処理装置

Country Status (1)

Country Link
JP (1) JPS63132372A (ja)

Similar Documents

Publication Publication Date Title
ES8106060A1 (es) Perfeccionamientos en sistemas de proceso de datos de pro- gramacion multiple
JPH02130673A (ja) データ検索方式
JPS63132372A (ja) 並列処理装置
CN109144760B (zh) 用于获取内存状态的方法、装置、系统及介质
JPS59220855A (ja) メモリアクセス制御方式
JP2606305B2 (ja) データ処理装置
DE2949793C2 (ja)
JPH04153753A (ja) キャッシュメモリ制御方式
JPH0247735A (ja) 計算機装置
JP2705166B2 (ja) データ処理装置
JPH04112253A (ja) 多層バッファを用いるデータアクセス方法
JP2675088B2 (ja) 情報収集方法
JPS6252665A (ja) マルチプロセツサシステム
JPS58214957A (ja) 計算機システム
JPH0231278A (ja) データ処理装置
JPS59212972A (ja) メモリの有効利用方式
JPS6222437B2 (ja)
JPS62166464A (ja) 多重化処理装置の競合制御方式
JPS63118943A (ja) デ−タ処理装置
JPS63307552A (ja) 同時実行制御方式
JPH04199241A (ja) キャッシュメモリ制御方式
JPH0524550B2 (ja)
JPH01287745A (ja) データ処理装置
JPH02125346A (ja) データベース処理プログラムテスト方式
JPS62278640A (ja) デ−タ検索方式