JPS62278640A - デ−タ検索方式 - Google Patents
デ−タ検索方式Info
- Publication number
- JPS62278640A JPS62278640A JP61122012A JP12201286A JPS62278640A JP S62278640 A JPS62278640 A JP S62278640A JP 61122012 A JP61122012 A JP 61122012A JP 12201286 A JP12201286 A JP 12201286A JP S62278640 A JPS62278640 A JP S62278640A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- pointer
- tag
- area
- contents
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 8
- 238000013473 artificial intelligence Methods 0.000 description 2
- 101100480512 Caenorhabditis elegans tag-51 gene Proteins 0.000 description 1
- 206010011878 Deafness Diseases 0.000 description 1
- 231100000895 deafness Toxicity 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 208000016354 hearing loss disease Diseases 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
Landscapes
- Devices For Executing Special Programs (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
3、発明の詳細な説明
〔概要〕
本発明は人工知能言語、PROLOG等の処理に際して
、複数のメモリに1つ以上のセルが存在した場合に、与
えられたセルから出発して、各セル内のポインタが示す
セルを読出す操作を繰返し、ポインタ部分く所望な値が
格納されているセルを高速に検索する方式である。
、複数のメモリに1つ以上のセルが存在した場合に、与
えられたセルから出発して、各セル内のポインタが示す
セルを読出す操作を繰返し、ポインタ部分く所望な値が
格納されているセルを高速に検索する方式である。
本発明は情報処理分野の人工知能システムの記述言語と
して利用されろPROLOG等の処理を高速化する方式
に関する。
して利用されろPROLOG等の処理を高速化する方式
に関する。
以下図面を参照しつつ従来例を説明する。第4図は従来
例を示す図である。
例を示す図である。
図にお(・て、41.42はメモリ、43.44はタグ
域、45.46は内容域、47.48はアドレスレジス
タ、49,51.59はタグ域、50.52.60は内
容域、53はタグ判定回路、54は制御回路、55.5
7.58はレジスタである。
域、45.46は内容域、47.48はアドレスレジス
タ、49,51.59はタグ域、50.52.60は内
容域、53はタグ判定回路、54は制御回路、55.5
7.58はレジスタである。
従来方式では、メモリの読出しと内容判定がマイクロ命
令で行なわれた。以下に該マイクロ命令で制御する場合
を説明する。
令で行なわれた。以下に該マイクロ命令で制御する場合
を説明する。
■ 初期状聾でメモリ41(または42)へのポインタ
がレジスタ55に与えられている。
がレジスタ55に与えられている。
■ レジスタ55の値がメモリ41へのポインタかメモ
リ42へのポインタかをタグ域59をタグ判定回路53
で調べろことによって判定する。
リ42へのポインタかをタグ域59をタグ判定回路53
で調べろことによって判定する。
■ 調べた結果に応じてレジスタ55の内容(60の部
分)をレジスタ57又はレジスタ58へ転送する。
分)をレジスタ57又はレジスタ58へ転送する。
■ メモリ41(42)のセルをレジスタ57(レジス
タ58)へ読出す。
タ58)へ読出す。
■ タグ49(タグ51)の値をタグ判定回路53で判
定する。
定する。
■ ■の判定結果が
■ 内容域50(52)がメモリ41(42)へのポイ
ンタなら■へ ■ 内容域50(52)がメモリ41(42)へのポイ
ンタでなければ処理を終了する。
ンタなら■へ ■ 内容域50(52)がメモリ41(42)へのポイ
ンタでなければ処理を終了する。
■ 内容域50(52)の値がメモリ41へのポインタ
かメモリ42へのポインタか判定した結果に応じて、内
容域50(52)の内容をレジスタ47又はレジスタ4
8へ転送する。■へ行く。
かメモリ42へのポインタか判定した結果に応じて、内
容域50(52)の内容をレジスタ47又はレジスタ4
8へ転送する。■へ行く。
以上の手順を■で■が実行されるまで繰返す。
該従来万式では各セルの読出しと内容判定がマイクロ命
令で実行され多くのステップを要し処理速度が遅いとい
う欠点があった。
令で実行され多くのステップを要し処理速度が遅いとい
う欠点があった。
本発明は肢欠点に鑑みてなされたもので、所望の内容を
含んだセルの検索を高速化することを目的とする。
含んだセルの検索を高速化することを目的とする。
診目的は、1つ以上のメモIJ K 1つ以上のセルが
存在するシステムにおいて、セル21のタグ域(31に
当る部分)を判定するタグ判定回路10と、該判定結果
が該セルの内容域32の内容がメモリのセルへのポイン
タなら該ポインタが示すセルを読出し、当該タグ域31
をタグ判定回路10へ転送し判定し、他方、し内容域3
2の内容が所望の値ならば該値火レジスタ13へ転送す
るαエトしり制御手段を設けたことを特徴とするデータ
検索方式により達成される。
存在するシステムにおいて、セル21のタグ域(31に
当る部分)を判定するタグ判定回路10と、該判定結果
が該セルの内容域32の内容がメモリのセルへのポイン
タなら該ポインタが示すセルを読出し、当該タグ域31
をタグ判定回路10へ転送し判定し、他方、し内容域3
2の内容が所望の値ならば該値火レジスタ13へ転送す
るαエトしり制御手段を設けたことを特徴とするデータ
検索方式により達成される。
本発明は少なくとも1以上のメそすVC1以上のセルが
存在し、与えられたセルから出発して、各セル内のポイ
ンタが指すセルを読出す動作を繰返し、ポインタ部分に
、検索する特別な値(所望の値)が格納されているセル
に到達したところで該動作を終了し、該セルの内容を速
やかに取出すことを目指すをものである。
存在し、与えられたセルから出発して、各セル内のポイ
ンタが指すセルを読出す動作を繰返し、ポインタ部分に
、検索する特別な値(所望の値)が格納されているセル
に到達したところで該動作を終了し、該セルの内容を速
やかに取出すことを目指すをものである。
以下図面を参照しつつ本発明の詳細な説明する。
第1図は本発明の原理図である。
図において、1,2はメモIJ、315はタグ域、4.
6は内容域、7,8はアドレスレジスタ、9はマルチプ
レクサ、10はタグ判定回路、11は制御回路、12.
13はレジスタ、14はタグ域、15は内容域である。
6は内容域、7,8はアドレスレジスタ、9はマルチプ
レクサ、10はタグ判定回路、11は制御回路、12.
13はレジスタ、14はタグ域、15は内容域である。
第2図は本発明の一実施例を示す説明図である。
図において、21はレジスタ、22〜26はセルである
。
。
W、3図は本発明の一実施例を示すセルの詳細を示す図
である。
である。
図において、30はセル、31はタグ域、32は内容域
である。
である。
以下第1図を中心に動作説明する。
1)初期状態でレジスタ12にポインタが与えられてい
る。
る。
2)レジスタ12の値がメモリ1へのポインタかメモリ
2へのポインタかをタグ域14を、タグ判定回路10で
調べることKよって判定する。調べた結果に応じてレジ
スタ12の内容(15の部分)をアドレスレジスタ7ま
たはアドレスレジスタ8にマルチプレクサ(MPX)9
経由で転送する。
2へのポインタかをタグ域14を、タグ判定回路10で
調べることKよって判定する。調べた結果に応じてレジ
スタ12の内容(15の部分)をアドレスレジスタ7ま
たはアドレスレジスタ8にマルチプレクサ(MPX)9
経由で転送する。
3)アドレスレジスタ7(アドレスレジスタ8)Kより
メモリ1(メモリ2)?ニアドレスし、セルを1つ読出
す。
メモリ1(メモリ2)?ニアドレスし、セルを1つ読出
す。
4)このときタグ3(タグ5)部分からの読出し値(タ
グ)はタグ判定回路10へ送られろ。
グ)はタグ判定回路10へ送られろ。
5)タグ判定回路10による判定の紗果、71 読出
したセルの内容がメモリ1(メモリ2)へのポインタな
ら、これを7ドレスレジスタ7(アドレスレジスタ8)
へ転送する。(2)と同様に〕3)へ行く。
したセルの内容がメモリ1(メモリ2)へのポインタな
ら、これを7ドレスレジスタ7(アドレスレジスタ8)
へ転送する。(2)と同様に〕3)へ行く。
イ)読出したセルの内容がメモリ1(メモリ2)へのポ
インタでなければ(所望の値)、これをレジスタ13へ
転送する。
インタでなければ(所望の値)、これをレジスタ13へ
転送する。
以上の手Illを5)でイ)が成立するまで繰返す。
メモリ1(メモリ2)からアドレスレジスタ7けドレス
レジスタ8)への転送を1マシンサイクルで実行できろ
。
レジスタ8)への転送を1マシンサイクルで実行できろ
。
またタグ31は1ビット以上のタグで、内容域32部分
の内容の種1!f!(ポインタまたはデータ)を示す。
の内容の種1!f!(ポインタまたはデータ)を示す。
内容32がメモリ1またはメモリ2へのポインタの時は
その旨を示す値をとる。本実施例では内容域32がメモ
リ1へのポインタかメモリ2へのポインタかは、タグ域
31の値で判定しているが、内容域32の値で判定する
ことも可能である。
その旨を示す値をとる。本実施例では内容域32がメモ
リ1へのポインタかメモリ2へのポインタかは、タグ域
31の値で判定しているが、内容域32の値で判定する
ことも可能である。
以上述べた様に、本発明によれば、PROLOG等の処
理時のデレファレンス(Dereference)が高
速に行なえ処理速度の向上が図れる。
理時のデレファレンス(Dereference)が高
速に行なえ処理速度の向上が図れる。
第1図は本発明の厚理図である。
第2図は本発明の一実施例を示す説明図である。
第3図は本発明の一実施例を示すセルの詳細を示す図で
ある。 第4図は従来例を示す図である。 記号の説明、1,2はメモIJ、3.5はタグ域、4.
6は内容域、7.8はアドレスレジスタ、9はマルチプ
レクサ、10はタグ判定回路、11は制御回路、12.
13はレジスタ、14はタグ域、15は内容域。 、、−一一一 代理人 弁理士 井 桁 声、−0゛二■パ1、・
1ン
ある。 第4図は従来例を示す図である。 記号の説明、1,2はメモIJ、3.5はタグ域、4.
6は内容域、7.8はアドレスレジスタ、9はマルチプ
レクサ、10はタグ判定回路、11は制御回路、12.
13はレジスタ、14はタグ域、15は内容域。 、、−一一一 代理人 弁理士 井 桁 声、−0゛二■パ1、・
1ン
Claims (1)
- 複数のメモリに複数のセルが存在するシステムにおいて
、セル(21)のタグ域を判定するタグ判定手段(10
)と、該判定結果、該セルの内容域(32)の内容がセ
ルへのポインタなら該ポインタが示すセルを読出し当該
タグをタグ判定手段へ転送し、他方該内容域(32)の
内容が所望の値ならば該値を読出す手段を設けたことを
特徴とするデータ検索方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61122012A JPS62278640A (ja) | 1986-05-27 | 1986-05-27 | デ−タ検索方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61122012A JPS62278640A (ja) | 1986-05-27 | 1986-05-27 | デ−タ検索方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62278640A true JPS62278640A (ja) | 1987-12-03 |
Family
ID=14825384
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61122012A Pending JPS62278640A (ja) | 1986-05-27 | 1986-05-27 | デ−タ検索方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62278640A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60136832A (ja) * | 1983-12-26 | 1985-07-20 | Hitachi Ltd | タグ付きデ−タを扱う論理型デ−タ処理装置 |
JPS62242255A (ja) * | 1986-04-15 | 1987-10-22 | Nec Corp | 情報処理装置 |
-
1986
- 1986-05-27 JP JP61122012A patent/JPS62278640A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60136832A (ja) * | 1983-12-26 | 1985-07-20 | Hitachi Ltd | タグ付きデ−タを扱う論理型デ−タ処理装置 |
JPS62242255A (ja) * | 1986-04-15 | 1987-10-22 | Nec Corp | 情報処理装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4417321A (en) | Qualifying and sorting file record data | |
US4053871A (en) | Method and system for the iterative and simultaneous comparison of data with a group of reference data items | |
JP3554459B2 (ja) | テキストデータ登録検索方法 | |
EP0251594A2 (en) | Database system for parallel processor | |
US6009509A (en) | Method and system for the temporary designation and utilization of a plurality of physical registers as a stack | |
JPS61276031A (ja) | デ−タ処理装置 | |
JPS6341932A (ja) | 分岐命令処理装置 | |
EP0240606A2 (en) | Pipe-line processing system and microprocessor using the system | |
JPS62278640A (ja) | デ−タ検索方式 | |
JPS5890247A (ja) | 情報処理装置のパイプライン制御方式 | |
JPS60186964A (ja) | ベクトル処理装置 | |
JPH048816B2 (ja) | ||
JP2604787B2 (ja) | 二次元データ格納方式 | |
JPH0752450B2 (ja) | 辞書デ−タ検索装置 | |
JPS63253431A (ja) | インバ−テツド構造のデ−タベ−ス検索方式 | |
EP0065114A2 (en) | Method of qualifying and sorting file record data in a text processing system | |
JPS5487036A (en) | Take-in-advance system of order for data processor of microprogram control system | |
JPS62186328A (ja) | ソ−ト処理方式 | |
JP2895892B2 (ja) | データ処理装置 | |
JPS6326411B2 (ja) | ||
JPH0743942B2 (ja) | 複合連想メモリ | |
JPH07120356B2 (ja) | 文字列パタ−ンマツチング装置 | |
JP2003316570A (ja) | マイクロプロセッサ | |
KR900013804A (ko) | 교환기 프로세서의 프리타임 분석방법 | |
JPS60245056A (ja) | ポインタ動的制御によるバツフアメモリ拡張方法 |