JPH0743942B2 - 複合連想メモリ - Google Patents
複合連想メモリInfo
- Publication number
- JPH0743942B2 JPH0743942B2 JP60016523A JP1652385A JPH0743942B2 JP H0743942 B2 JPH0743942 B2 JP H0743942B2 JP 60016523 A JP60016523 A JP 60016523A JP 1652385 A JP1652385 A JP 1652385A JP H0743942 B2 JPH0743942 B2 JP H0743942B2
- Authority
- JP
- Japan
- Prior art keywords
- condition
- search key
- register
- storing
- cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は、複数の条件が成立したときにある結果が導か
れるような対象に対し、条件成立の判別と結果の読み出
しを高速化する装置に係り、特に複合的な検索，ルール
型制御,2値的推論に好適な複合連想メモリに関する。
れるような対象に対し、条件成立の判別と結果の読み出
しを高速化する装置に係り、特に複合的な検索，ルール
型制御,2値的推論に好適な複合連想メモリに関する。
従来の連想メモリは、一つの検索キーに対し一致する条
件語を持つデータを出力するものであつて、複数の検索
キーに対し複数の条件語の成立を識別しなければならな
いような問題に対しては、機能的に不十分であつた。
件語を持つデータを出力するものであつて、複数の検索
キーに対し複数の条件語の成立を識別しなければならな
いような問題に対しては、機能的に不十分であつた。
本発明の目的は、複数の検索キーに対し、複数の条件語
の成立を識別し、全条件が成立した結果データを高速に
読み出し得る複合連想メモリを提供することにある。
の成立を識別し、全条件が成立した結果データを高速に
読み出し得る複合連想メモリを提供することにある。
一つの条件語を記憶する部分をセルと呼ぶことにする
が、このセルは通常検索キーとの一致不一致を識別する
回路を備えている。本発明ではさらに各セルごとに条件
成立の有無を記憶するレジスタを設け、このレジスタの
出力から、一つの結果データの全条件語が現在までに入
力された検索キーのいずれかと一致したか、すなわち複
合条件が成立したのかを判別する点に特徴がある。
が、このセルは通常検索キーとの一致不一致を識別する
回路を備えている。本発明ではさらに各セルごとに条件
成立の有無を記憶するレジスタを設け、このレジスタの
出力から、一つの結果データの全条件語が現在までに入
力された検索キーのいずれかと一致したか、すなわち複
合条件が成立したのかを判別する点に特徴がある。
以下、本発明の一実施例を第１〜３図に従い説明する。
第１図の例では、条件c1,c3,c5が成立したとき、結果R1
が読み出される。また、結果R2が読み出されるために
は、条件c2,c4が成立している必要がある。この例に対
し複合連想メモリを構成した例が第２図である。全体は
多数のセルから構成される条件語記憶部１、普通のRAM
である結果データ記憶部２、応答レジスタ３、多重応答
分解器４、符号器５、検索キーバツフア６から構成され
る。条件語記憶部１を構成する一つのセル７は、条件語
レジスタ８と条件成立レジスタ９を備えている。
が読み出される。また、結果R2が読み出されるために
は、条件c2,c4が成立している必要がある。この例に対
し複合連想メモリを構成した例が第２図である。全体は
多数のセルから構成される条件語記憶部１、普通のRAM
である結果データ記憶部２、応答レジスタ３、多重応答
分解器４、符号器５、検索キーバツフア６から構成され
る。条件語記憶部１を構成する一つのセル７は、条件語
レジスタ８と条件成立レジスタ９を備えている。
検索キーバツフア６に格納された検索キーが、順次条件
語記憶部１に入力される。検索キーは全セルにブロード
キヤストされ、該キーと条件語が一致したセルにおいて
は条件成立レジスタ９に“1"のフラグが立てられるもの
とする。たとえば、c1がキーとして入力されると、レジ
スタ８の内容と一致しているのでレジスタ９の内容が
“1"となる。なお、条件語が格納されていないセルの条
件成立レジスタ９にはあらかじめ“1"がセツトされてい
るものとし、他のセルの条件成立レジスタ９の初期値は
“0"とする。条件成立レジスタ９の出力は、一つの結果
に対応する条件の組ごとにANDがとられ、該組の全条件
が成立した時点で“1"が応答レジスタ３に入力される。
応答レジスタ３には一般に同時に複数個の“1"が入力さ
れることがあるので、多重応答分解器４により多重入力
を直列化するものとする。多重応答分解器４の出力は符
号器５でアドレス信号に変換された後RAM2に入力され
る。RAM2からは成立した条件部に対応する結果データが
出力される。
語記憶部１に入力される。検索キーは全セルにブロード
キヤストされ、該キーと条件語が一致したセルにおいて
は条件成立レジスタ９に“1"のフラグが立てられるもの
とする。たとえば、c1がキーとして入力されると、レジ
スタ８の内容と一致しているのでレジスタ９の内容が
“1"となる。なお、条件語が格納されていないセルの条
件成立レジスタ９にはあらかじめ“1"がセツトされてい
るものとし、他のセルの条件成立レジスタ９の初期値は
“0"とする。条件成立レジスタ９の出力は、一つの結果
に対応する条件の組ごとにANDがとられ、該組の全条件
が成立した時点で“1"が応答レジスタ３に入力される。
応答レジスタ３には一般に同時に複数個の“1"が入力さ
れることがあるので、多重応答分解器４により多重入力
を直列化するものとする。多重応答分解器４の出力は符
号器５でアドレス信号に変換された後RAM2に入力され
る。RAM2からは成立した条件部に対応する結果データが
出力される。
セル７の内部構成を第３図に示す。セル７は条件語レジ
スタ8,条件成立レジスタ９および一致回路11から構成さ
れる。検索キーは、入力線12によつて入力される。この
キーがレジスタ８の内容と一致したとき、レジスタ９に
クロツク信号が入力され入力線13の値に従いレジスタ９
の内容が書き変えられる。入力線13には、検索キーと条
件語レジスタの内容との一致性判定の状態を示す情報が
のせられる。「１」の場合には一致性を継続して判定し
ている状態を示し、「０」の場合には判定をリセットす
ることを示す。これによって、一つの検索キーに対する
条件語レジスタの内容との一致性判定の繰返しが、複数
の検索キーに対する一致性判定に結びつけられることに
なる。入力線が「０」の場合は、複合検索の途中で、以
前に入力した検索キーが成立しなくなつた場合（たとえ
ば制御に用いる場合、外部状況が変化したときなど）に
用いるものである。なお、図中には記していないが、必
要に応じて全セルのレジスタ8,9の一括リセツトを行え
るものとする。
スタ8,条件成立レジスタ９および一致回路11から構成さ
れる。検索キーは、入力線12によつて入力される。この
キーがレジスタ８の内容と一致したとき、レジスタ９に
クロツク信号が入力され入力線13の値に従いレジスタ９
の内容が書き変えられる。入力線13には、検索キーと条
件語レジスタの内容との一致性判定の状態を示す情報が
のせられる。「１」の場合には一致性を継続して判定し
ている状態を示し、「０」の場合には判定をリセットす
ることを示す。これによって、一つの検索キーに対する
条件語レジスタの内容との一致性判定の繰返しが、複数
の検索キーに対する一致性判定に結びつけられることに
なる。入力線が「０」の場合は、複合検索の途中で、以
前に入力した検索キーが成立しなくなつた場合（たとえ
ば制御に用いる場合、外部状況が変化したときなど）に
用いるものである。なお、図中には記していないが、必
要に応じて全セルのレジスタ8,9の一括リセツトを行え
るものとする。
応答レジスタ3,多重応答分解器4,符号器５は公知のもの
で良い（たとえば、「奥川：連想メモリとその応用,bit
vol,is,No.4」）。
で良い（たとえば、「奥川：連想メモリとその応用,bit
vol,is,No.4」）。
本発明によれば、従来のCAM（Content Addressable Mem
oty）では困難であつた、複数の検索キーに基づき連想
データを読み出すことをハードウエアだけを用いて行う
ことができるので、複合条件の成立の判定，該条件成立
時の対応結果読出しを高速化できる効果がある。
oty）では困難であつた、複数の検索キーに基づき連想
データを読み出すことをハードウエアだけを用いて行う
ことができるので、複合条件の成立の判定，該条件成立
時の対応結果読出しを高速化できる効果がある。
第１図は条件−結果テーブルの一例を示す図、第２図は
複合連想メモリの全体構成図、第３図はセル内部構成の
一例を示す図である。 １……条件語記憶部、２……結果データ記憶RAM。
複合連想メモリの全体構成図、第３図はセル内部構成の
一例を示す図である。 １……条件語記憶部、２……結果データ記憶RAM。
Claims (1)
- 【請求項１】検索キーと記憶データとの一致不一致によ
り必要データを読み出す連想メモリであって、 複数の検索キーを格納する検索キーバッファ（６）と、
検索キーと記憶データとの一致不一致を識別するセル
（７）と、該セル（７）を複数個配列してなる条件語記
憶部（１）と、各セル（７）における一致不一致の状態
を格納する応答レジスタ（３）と、読み出した必要デー
タを格納する結果データ記憶部（２）とを備え、 上記セル（７）は各記憶データに関連する条件語を格納
する条件語レジスタ（８）と、各条件語と検索キーとの
一致不一致を判定する一致回路（11）と、判定結果を格
納する条件成立レジスタ（９）とからなり、 上記応答レジスタ（３）は各記憶データに関連する複数
個の条件成立レジスタ（９）の出力にもとづき該記憶デ
ータに関連するすべての条件語の一致不一致の状態を格
納するものであり、 上記検索キーバッファ（６）から検索キーをすべての上
記セル（７）の条件語レジスタ（８）にブロードキャス
トして各記憶データについて条件語との一致不一致を並
列に判定する処理をすべての検索キーに対して繰返す、 複合連想メモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60016523A JPH0743942B2 (ja) | 1985-02-01 | 1985-02-01 | 複合連想メモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60016523A JPH0743942B2 (ja) | 1985-02-01 | 1985-02-01 | 複合連想メモリ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61177700A JPS61177700A (ja) | 1986-08-09 |
| JPH0743942B2 true JPH0743942B2 (ja) | 1995-05-15 |
Family
ID=11918630
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60016523A Expired - Lifetime JPH0743942B2 (ja) | 1985-02-01 | 1985-02-01 | 複合連想メモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0743942B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0285927A (ja) * | 1988-09-22 | 1990-03-27 | Hitachi Vlsi Eng Corp | 記憶装置 |
| JPH0531610U (ja) * | 1991-10-14 | 1993-04-27 | 茂 戸上 | 腕輪の手芸セツト |
| JP4290320B2 (ja) | 2000-09-28 | 2009-07-01 | 富士通株式会社 | ルーチング装置 |
-
1985
- 1985-02-01 JP JP60016523A patent/JPH0743942B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61177700A (ja) | 1986-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5742805A (en) | Method and apparatus for a single history register based branch predictor in a superscalar microprocessor | |
| US4170039A (en) | Virtual address translation speed up technique | |
| JPH0248931B2 (ja) | ||
| JPH0743942B2 (ja) | 複合連想メモリ | |
| JPH0786875B2 (ja) | ベクトル処理装置 | |
| JPH0869476A (ja) | 検索システム | |
| JP3027754B2 (ja) | 連想記憶装置 | |
| JPH03212896A (ja) | 連想記憶装置 | |
| JPH0746362B2 (ja) | 文字列照合方法 | |
| JPH09506446A (ja) | ファジィ推論プロセッサにおける加速された規則評価方法およびこの方法を実施するための装置 | |
| JPS60211540A (ja) | デ−タ検索回路 | |
| GB1513586A (en) | Data processing | |
| JPH04279973A (ja) | 文字列比較方式 | |
| JP3597882B2 (ja) | 連想メモリ | |
| JPS6118071A (ja) | 辞書検索方式 | |
| JPS61162898A (ja) | 連想メモリ装置 | |
| JPS63244496A (ja) | 内容番地付けメモリ | |
| JPS63282835A (ja) | 情報検索装置 | |
| JPS622317A (ja) | 多値比較一致検出回路 | |
| JPH05298893A (ja) | 連想記憶装置 | |
| JPS6373328A (ja) | デ−タ内容検索処理装置 | |
| JPS62194535A (ja) | 記号処理装置 | |
| JPS6373327A (ja) | デ−タ内容検索処理装置 | |
| JPH01158547A (ja) | データファイル装置のバッファ管理方式 | |
| JPS61240328A (ja) | 連想メモリ |