JPS61240328A

JPS61240328A - 連想メモリ

Info

Publication number: JPS61240328A
Application number: JP60080163A
Authority: JP
Inventors: Tsutomu Tashiro; 勤田代; Norihisa Komoda; 薦田　憲久; Kuniaki Matsumoto; 松本　邦顕; Isao Toshima; 都島　功
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1985-04-17
Filing date: 1985-04-17
Publication date: 1986-10-25

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の利用分野〕本発明は、内容によるデータ検索を行なえる記憶装置に
係り、特に複数プロセスによる同時検索、ルール型シス
テム等の知識ベースシステムにおける並列推論に好適な
連想メモリに関する。

〔発明の背景〕

ルールベースシステム等の知識ベースシステムにおける
推論処理を高速化することを目的に、並処推論方式が盛
んに研究されている。並列推論では、多数のプロセス（
例えば計算機）が共有データベースを同時にアクセスし
推論を推める。ここで、推論処理は、パターンによるデ
ータベース内データの検索・読み出し、そのデータの加
工・データベースへの追加といった処理の繰り返しとな
る。このことから、パターンによるデータ検索を全メモ
リ空間に対し瞬時に実行できる連想メモリをデータベー
スの実現デバイスとして使用することが処理の高速化の
ために有望である。しかし、従来の連想メモリでは、あ
る検索キー（パターン）と一致するメモリ内データ（通
常複数存在する）を読み出している途中で、更に、別の
検索キーによる検索を行なってしまうと、以前の検索結
果が失なわれてしまい残りのデータが読み出せなくなる
。このため、あるプロセスがある検索キーでデータを検
索し推論処理を行なっている間。

別のプロセスは、先のプロセスが検索したデータの全て
について処理を終了するまで推論処理を開始する（すな
わち別の検索キーで検索する）ことができず、実際上並
列推論を行なえないという問しプロセス１と２が推論を
進める時の様子を時間軸に沿って示したものである。プ
ロセス１は、検索の結果５つの処理すべきデータを見つ
けており。

それらを順に読み出し加工をして再びデータベースに書
き込んでいる。プロセス２は、見つけ出した４つのデー
タに対し同じように処理を行なっている。ここで、プロ
セス１がデータを読み出し加工をしている間（第１図で
ロコで示した部分）は。

別プロセスが共有データベースをアクセスすることが可
能である。しかし、従来の連想メモリでは。

この間に新たな検索を行なってしまうと、以前の検索の
結果が失われてしまい、プロセス１は処理を続行できな
くなる。このため、実際には、プロセス２の検索はプロ
セス１のすべての処理が終了するまで待たなければなら
ず、プロセス１が共有データベースをアクセスしていな
い時間（データの加工をしている時間）を有効に利用で
きない。

すなわち、並列推論を行なえないという開運があつた。

〔発明の目的〕

本発明の目的は、検索結果データの読み出し途中に別の
検索キーで検索を行なっても、前の検索結果データを引
き続き読み出すことを可能とし。

複数のプロセスが並列に異なる検索キーでデータを検索
し処理を進めることのできる連想メモリを提供すること
にある。

〔発明の概要〕

連想メモリでは、検索結果データの位置情報を記憶して
おき、データ読み出し時のアドレスとして供給する１本
発明は、この位置情報の記憶部分を複数設け、新たな検
索キーによる検索を行なった場合、以前とは別の記憶部
分にその検索キーに対する検索結果データの位置情報を
記憶することにより、以前の検索結果データの位置情報
を保存し、引き続き外部から読み出すことを可能とする
ものである。このことにより、複数プロセスが同時に推
論を進める。すなわち、並列推論を実現することができ
る。

〔発明の実施例〕

以下１本発明の一実施例を第３図により説明する。

第３図は１本発明の一実施例を示す連想メモリのブロッ
ク構成図であり、連想記憶セルアレイ１０１、アドレス
選択器１０２．応答レジスタ（＃１〜＄ｎ）１０３．マ
ルチ・デマルチプレクサ１０４．多重応答分解器１０５
．符号器１０６゜連想検索制御部１０７．外部アクセス
制御部１０８から成る。更に、連想検索制御部１０７は
、内部に検索データレジスタ１０９．マスクレジスタ１
１０、検索結果選択レジスタ１１１を持つ、以下、各部
を説明する。

連想記憶セルアレイ１０１は、データ記憶及び検索デー
タと記憶データの一致不一致判定機能を持つ連想記憶セ
ルをマトリクス状に配置したものであり、その内容の杏
き込み読み出しをマトリクスの行単位で行なうことがで
きる。データの連想記憶セルへの杏き込み時には１行指
定信号１００１で指定した行に対し、データ信号１００
２の内容が書き込まれる。読み出し時には、連想記憶セ
ルの内容がデータ信号１００２として読み出される。ま
た、検索データ信号１００３と一致するデータの格納さ
れている行位置を検索結果信号１００４として出力する
。

アドレス選択器１０２は、本装置外部からのアドレス信
号１００５　、本装置内部で発生するアドレス信号１０
Ｄ６をデコードし、行指定信号１００１として出力する
。

応答レジスタ（＃１〜＃ｎ）１０３は、検索結果の一致
データが格納されている連想記憶セルアレイ１０１の行
位置を記憶しておくレジスタであり、＃１〜＃ｎまで複
数個用意されている。検索結果信号１００４の内容が、
ラッチ信号１００７のタイミングで本レジスタ１０３に
セットされる１本レジスタ１０３において　＃　１　＃
の立っている部分に対応する連想記憶セルアレイ１０１
の行が検索結果データの格納されている行である。

マルチ・デマルチプレクサ１０４は、レジスタ指定信号
１００８で指定された応答レジスタ１０３の内容を表わ
すデータ信号１００９を選択し、読み出し候補行位置信
号１０１０として出力する。また、レジスタビットクリ
ア信号１０１１を、レジスタ指定信号１００８で指定さ
れた応答レジスタ１０３に、そのレジスタのビットクリ
ア信号１０１２として伝達する。

多重応答分解＊ｔＯＳは１次読み出しパルス信号１０１
３が入るたびに、読み出し候補行位置信号１０１０で最
初にＩＨの立っている行位置を読み出し行として選定し
これを読み出し行信号１０１４として出力する。また、
その行に対応する応答レジスタ１０３のビットをクリア
するためのレジスタビットクリア信号１０１１を出力す
る。

符号器１０６は、読み出し信号１０１４をアドレス信号
１００６に変換する。

外部アクセス制御部１０８は１本装置外部からの連想記
憶セルアレイ１０１のアクセス及び、連想検索制御部１
０７内部のレジタタのアクセスを制御する部分である。

制御信号１０１５に従い、外部データ信号１０１６を内
部に書き込む、あるいは、内部のデータを外部データ信
号１０１６として出力する。

なお、どこに書き込むか、あるいは、どこから読み出す
かは、外部アドレス信号１００５で指定する。

最後に、連想検索制御部１０７は、検索キーに基づき連
想記憶セルアレイ１０１に格納されているデータを検索
する制御を行なう部分である０本制御部内の検索データ
レジスタ１０９には、検索キーの内容を格納する。また
、マスクレジスタ１１０に、マスクデータを格納するこ
とで、検索キーの内容のうち検索時に考慮したくない部
分をマスクすることができる。マスクデータレジスタ１
１０にて“１″が格納されている部分に対応する検索キ
ーの内容がマスクされる。検索結果選択レジスタ１１１
には、検索結果信号１００４をどの応答レジスタ１０３
に格納するかあるいはどの応答レジスタ１０３の内容に
基づき検索結果を読み出すかを指定するレジスタ番号を
格納する。連想検索制御部１０７は、検索パルス信号１
０１７が入力されるたびに本レジスタにて指定した番号
の応答レジスタ１０３にラッチ信号１００７を発生させ
検索キーと内容の一致した連想記憶セルアレイ１０１の
行を示すデータを格納する。また、その応答レジスタ１
０３を選択するレジスタ選択信号１００８を発生させる
。

以上において、連想記憶セルアレイ１０１．多重応答分
解器１０５は公知の回路で良い（例えば。

「奥州：連想メモリとその応用ｖ　ｂｉｔ、ｖｏｌ−１
５＊Ｎｏ、４Ｊ　）また、その他の部分は、一般的な論
理回路で構成できる。

次に１例を用いて本実施例の動作を説明する。

いま、プロセス１は、連想記憶セルアレイ１０１の中か
ら、１列目が“１“３列目がａＨのデータ行を読み出し
処理したいものとする。また、プロセス２は、１列目が
“２”４列目が“イ“のデータ行を読み呂し処理したい
ものとする。また、プロセス１は応答レジスタ＃１を使
用し、プロセス２は応答レジスタ＃２を使用するものと
する。

プロセス１が読み出したいデータに対する検索キー、マ
スクデータ応答レジスタ番号を指定し、検索パルス信号
１０１７を発信し連想検索を行なった直後の状態を第４
図に示す、検索結果としては、１行目と６行目が見つか
っている。ここで、検索結果は、検索結果選択レジスタ
１１１で番号１を指定しているので、応答レジスタ＃１
に格納されている０次に１次読み出しパルス信号１０１
３を加えることにより、検索結果選択レジスタ１１１で
指定されている応答レジスタ＃１で最初にｕ　Ｉ　ＩＴ
の立っている行のデータが読み出され、その応答レジス
タ＃１のその行のビットが消される。この直後の状態が
第５図となる。ここで、従来の連想メモリでは、残りの
６行目のデータを読み出す前に、別の検索キーで連想検
索を行なうと、６行目がまだ読み出されずに残っている
という情報が消えてしまい（応答レジスタが１つしか無
い）、後から読み呂すことはできない、しかし１本実施
例では。

検索結果選択レジスタ１１１に別の応答レジスタ＃２を
指定し連想検索を行なうことにより、以前の検索結果を
保存したまま、新たな検索結果を求めることができる。

第３図の状態となった後、プロセス２が応答レジスタ＃
２を指定し別の検索キーで連想検索を行なった時の状態
を第６図に示す。

この後、プロセス１．２は、検索結果選択レジスタコ１
１に、検索を実行した時（検索パルス信号１０１７を加
えた時）に指定したレジスタ番号（今の場合プロセス１
は″′１．プロセス２は＃２ｎ）を指定し１次読み出し
信号１０１３を加えることにより任意の時点で自分に必
要な検索結果データを読み出すことができる０以上のよ
うにして、プロセス２は、プロセス１の処理が完全に終
了するまで待つことなく、プロセス１と並行して自分の
処理を進めることが可能となる。

本発明の連想メモリを用いて、第１図の２つのプロセス
の処理を並列に行なった場合の様子を時間軸に沿って第
２図に示す、第２図において、各プロセスの処理内容を
示す記号は第１図と同じでる０本発明では、プロセス２
は、プロセス１が検索した最初のデータの処理に入ると
同時に検索、読み出しを開始することができる。更に、
プロセス２はプロセス１がデータの加工処理に入った時
間を有効に利用しメモリをアクセスし、プロセス１と完
全に並列に処理を進め、プロセス１よりも先に処理を終
了している。

以上１本実施例によれば、連想メモリにおいて。

連想検索の結果を全て読み出す前に次の検索キーによる
連想検索を実行しても、前の検索キーに対応する残りの
連想検索結果を引き続き読み呂すことが可能となる。

〔発明の効果〕

本発明によれば、従来の連想メモリでは不可能であった
、複数プロセスが並行して、異なる検索キーでデータを
検索して処理を進めることができる。このことにより本
発明をルール型システム等の知識ベースシステムのデー
タベース用メモリとして用いれば、多くのプロセスで同
時に知識検索及びそれに基づく推論を進めることができ
、連想検索機能を備えた並処推論システムを構成するこ
とが可能となり、知識処理を高速化することができる効
果がある。

【図面の簡単な説明】

第１図は従来の連想メモリを用いた場合の２つのプロセ
スの処理の様子を示す図、第２図は本発明を用いた場合
の２つのプロセスの処理の様子を示す図、第３図は本発
明の一実施例のブロック構成図、第４図〜第６図は本発
明の一実施例の動作の説明図である。１０１・・・連想記憶セルアレイ、１０２・・・アドレ
ス選択器、１０３・・・応答レジスタ、１０４・・・マ
ルチ・デマルチプレクサ、１０５・・・多重応答分解器
、１０６・・・符号器、１０７・・・連想検索制御部、
１０８・・・外部アクセス制御部、１０９・・・検索デ
ータレジスタ、１１０・・・マスクレジスタ、１１１・
・・検索結果選択レジスタ。ゝ・−２− ｆＩ　４　口北口］π工二二口

Claims

【特許請求の範囲】

　検索キーと記憶内容に一致／不一致により所望データ
を読み出す連想メモリにおいて、検索キーにより検索さ
れたデータの位置情報を記憶する複数の記憶手段と、異
なる検索キーにより検索されたそれぞれのデータの位置
情報を異なる上記記憶手段に格納するように制御する手
段とからなることを特徴とする連想メモリ。