JPS61162898A - 連想メモリ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は内容を指定して、その内容ｃ以下探索データと
称す）がどこに記憶されているかを探る連想動作を行う
連想メモリに係り、複数の連続するデータに対する連想
動作を高速に実行する高速連想メモリ装置に関する。

〔発明の背景〕

情報処理学会編　情報処理ハンドブックに述べられてい
る通り、構成が簡単な連想メモリでは、探索入力と全記
憶内容との照合を行い、一致する情報があった場合にそ
の位置を番地として読み取る連想動作と、仁の番地によ
り情報の読出し、書込みを行うＲＡＭ動作に分かれてい
る。前記の連想動作を行うために、番地を一つずつ変化
させて記憶内容と探索入力との比較を行う必要がおり、
記憶内容がＮ１１ある場合には、平均してＮ／２回の比
較ののちに一致がとれることとなる。その為連続するに
個のデータに対する連想動作には、ＮＫ／２回の比較が
必要である。

連想メモリ装置に関する公開公報としては、特開閉５８
−２００４９４号「連想メモリ装置」および特開昭５９
−８１９５号「連想記憶方式」が知られている。

〔発明の目的〕

本発明の目的は、連続する複数データに対する連想動作
が高速な、高速連想メモリ装置を提供することにある。

〔発明の概要〕

本発明の特徴は、探索しようとする複数のデータを連想
メモリ装置内の探索データメモリに記憶して、一つの探
索データの上位部分と、データメモリ中のデータの対応
する上位部分とを比較し、両者が一致した場合に全部分
を比較する点にある。

全部分の比較の結果が一致しない場合には、探索データ
メモリ内の各データと前記データメモリ中のデータとの
比較を行う。探索データメモリ内のデータとの比較完了
後は、データメモリ中のデータとの比較を継続する。

このように、データメモリと探索データメモリの恢索を
随時交替して行い、複数データの検索を高速化するもの
である。

〔発明の実施例〕

第１図は本発明の実施例を示す。１０はデータを記憶す
るデータメモリであり、ここにディレクトリを記憶する
。２０は探索すべきデータを記憶する探索データメモリ
、３０は一語の探索ｆ−１を一時保持するレジスタ、３
５はレジスタのラッチのタイミングを与える信号線で、
本図には省略しであるが、演算器（ＡＬＵ）９０の出力
により制御される。４０はデータメモリ１０の出力とレ
ジスタ３０の出力とを比較する比較器であり、５０はデ
ータメモリ１０のアドレスを与えるアドレスカウンタで
ある。６０け前記カウンタ５０に対するカウントクロッ
クを与えるか否かを制御するゲートであり、７０けクロ
ック信号、８ｏはＡＬＵ９０の出力により制御される１
ビツトのレジスタである。ＡＬＵ９（Ｉｔ全全体制御を
行うものであり、第１図には省略したメモリに格納され
るプログラムによってその動作は規定される。

１００け探索データメモリ２０に対するアドレスを保持
するアドレスレジスタであり、１０５は本レジスタのラ
ッチを指示する信号であり、３５と同様にＡＬＵ９０に
よって発生させられる。１１０けオアゲートであって、
カウンタ５０の動作をストップさせる信号を、カウンタ
５０のオーバーフロー出力と、比較器４０の一致出力を
オアして作り出す。

第２図（Ａ）〜Ｉｃ）は、本発明の動作を示すフローチ
ャートである。第３図は、動作を説明する為の一例を示
す。探索データに対する出力アドレス、及び探索済フラ
グをセットする領域は、探索データメモリ上に実現する
。データは全て８ビツトとし、探索データけ１０進にし
てＯから７までの８語の論理アドレスとし、ディレクト
リには２．０．７が夫々アドレス／１０．／１８゜／Ｘ
’ｌＡに記憶されているものとする。但しＸＸＸは１６
進の数であることを表わす。ディレクトリ中Ｘ−Ｘけ探
索データと無関係なデータであることを示し、奇数アド
レスには論理アドレスに対応する物理アドレスが配慮さ
れている。

以下第２図により、第１図の動作を説明する。

最初に探索データメモリのアドレスｔ−１０トシて設定
し、その内容をレジスタ３０に格納する。この内容は第
３図［６る通り、１０進にして０である。該データが既
に探索済か否かを探索データメモリ中に実現した探索済
フラグにより調べ、探索済である場合はステップ２９０
により更に全探索データについて操作が完了したか否か
を調べる。

完了していれば動作を終結し、完了していなければステ
ップ３００により探索データメモリのアドレスを歩進し
てステップ２００に戻る。ステップ２１０による判定は
、探索が必ずしも探索データメモリのアドレス順に完了
するものでない為に行う。

ステップ２２０によりアドレスカウンタ５ｏをクリアし
、ステップ２３０によりレジスタ８ｏをセットしてクロ
ック７０をアドレスカウンタ５０に導き、カウントを開
始させる。アドレスカウンタ５０のクリアはＡＬＵ９０
の出力によるが、本図では省略しである。

次にゲート１１０の５ＴＯＰ出力を監視し、８ＴＯＰと
なっていればその要因がオーバーフローか否かを判定す
る。オーバーフローであれば、データメモリ中に該探索
データが存在しないことを示す。この場合ステップ２９
０によって探索が全て完了したか否かにより次の動作を
定める。オーバーフローであるか否かはアドレスカウン
タ５０の出力をＡＬＵ９０か判定することにより行う。

ステップ２５０の判定でオーバーフローでなければ比較
器４０の一致出力によって８ＴＯＰしたのであるが、こ
の場合の比較は全ビットについて行ったのではない為、
ステップ２６０にて全ビーｚトの比較を行う。本例では
比較器４０での比較は８ビツト中上位５ビットたけ行う
ものとする。

ステップ２６０の判定の結果が一致でおれば、そのアド
レスを読み取って記隠し、探索済フラグをセットシ、前
述したステップ２９０以降の動作ニ進む。第３図の例で
はアドレス／１０にて５ＴＯＰするが、全ビットの比較
では一致しておらず、フローチャートによるステップ３
１０へ進ム。ステップ３１０では探索データ「０」とデ
ィレクトリのアドレス／Ｘ’ＩＯの内容を比較した結果
後者の方が大であるためステップ３２０へ進む。ステッ
プ３２０では繰り返し回数を計数するポインタをクリア
し、アドレスレジスタ１００に探索データのアドレス／
１０をセットする。ステップ３３０以下は、ディレクト
リのデータに一致するデータが探索データメモリ中に存
在するか否かを判定する操作である。ステップ３３０に
てアドレスを歩進した結果探索データは「１」となるが
ステップ３４０．３５０の比較の結果が不一致となるた
めステップ３７０へ進む。ステップ３７０により全て探
索データについて比較したかを判定し、本例では否の為
ステップ３８０へ進む。ステップ３８０では探索、デー
タを８回以上比較したかを判定する。

比較器４０にて比較する際に、無視しているビット数は
３である為、８以上能れたデータ同士の比較では一致出
力は出ないため、ステップ３８０の判定でポインタが８
以上の場合はディレクトリ側の検索を再開するため、ス
テップ２３０に進む。

第３図の例に従うとステップ３８０の判定の結果ステッ
プ３３０へ戻り、アドレスを歩進した結果、探索データ
が「２」となり、ステップ３４０゜３５０の比較の結果
一致する。そこでステップ３６０において、この際のカ
ウンタの値／１０を記↑意し、探索済フラグをセットす
る。その後ステップ２３０に進んでディレクトリの／１
２以降の比較を開始する。次にステップ２４０で８ＴＯ
Ｐするのけアドレス／１０でアシ、この時にはステップ
２６０，２７０の全ビット比較において一致の為、ステ
ップ２８０によυカウンタの出力／１０を記１し、探索
済フラグをセットする。ステップ２９０の判定で、未だ
全ての探索データに対して操作が完了していないと判定
し、探索データメモリのアドレスを１歩進して／１とし
、フローの最初の時点より動作を繰シ返す。

第４図は、本発明の他の実施例であり、マスクゲー）１
２０，１３０により比較器４０の比較ビット数を可変と
したもので、動作は第１図の実施例の場合と同一である
。但し、フローチャート第２図中３８０の判定値８を、
マスクしたビット数で２のべき乗を計算した結果とする
点が異なる。

本発明の第１の実施例によれば、ディレクトリのデータ
数をＮ１探索データ数をＫとした場合、従来、全探索が
終了するまでに、平均してＮＫ１２回のディレクトリの
参照が必要であったのを、比較器で無視するビット数で
２のべきをとった値と探索データ数が一致した場合、最
大でディレクトリｔ−２Ｎ回と、探索データメモリｋＫ
（Ｋ＋１）７２回参照することにより全ての探索が完了
する。

一般にＮはＫに対して大きく、−例としてＮを１０００
、Ｋを８とした場合は、本発明実施前のディレクトリ参
照が平均４０００回に対し、実施麦は、最大でディレク
トリ参照２０００回と、探索データメモリを３６回参照
すれば良いこととなる。

本発明の第２の実施例によれば、探索データ数２に合わ
せて比較器により無視するビット数を変化させることが
可能となシ第２図のステップ２４０において無駄にスト
ップする回数を減じ、全体としての動作時間を最小にで
きる。

〔発明の効果〕

本発明によれば、ブイレフ）　ＩＪ参照が大幅に減り、
連続する複数データに対する連想動作が鳥速な高速連想
メモリ装置を提供可能である。

【図面の簡単な説明】

第１図、第４図はそれぞれ本発明の一実施例構成を示し
、第２図は第１図の動作説明用フローチャート、第３図
は第１図の動作説明用のデータの一例を示すものである
。 １０・・・データメモリ、２０・・・探索データメモリ
、３０・・・レジスタ、４０・・・比較器、５０・・・
アドレス矛　１　図 茅　２図 テンレクト１

Claims (1)

1. 【特許請求の範囲】 １、データメモリと、データメモリのアドレスを歩進す
   るカウンタと、探索データとデータメモリの出力を比較
   し、その比較結果が一致した場合に、該カウンタの歩進
   を止める機構を有する連想メモリにおいて、複数個の探
   索データを記憶する探索データメモリと、探索データメ
   モリ中の特定の探索データを選択し出力する選択手段と
   、選択された探索データのうち特定の比較範囲とデータ
   メモリから読出されたデータの内探索データの比較範囲
   に相当する部分の比較を行い一致した場合に、該カウン
   タの歩進を停止する機構と、該カウンタの歩進を、停止
   した次のアドレスから再開する機構とを設けたことを特
   徴とする連想メモリ装置。 ２、特許請求の範囲第１項記載の比較範囲は、設定機構
   によつてその比較範囲が任意に設定されるようになつた
   連想メモリ装置。