KR0152979B1

KR0152979B1 - 가변길이 데이터 처리장치

Info

Publication number: KR0152979B1
Application number: KR1019890008774A
Authority: KR
Inventors: 쥰이찌 고무로; 데쯔야 사또오; 노리히로 히다까
Original assignee: 가시오 가즈오; 가시오 게이상기 가부시끼가이샤
Priority date: 1988-07-15
Filing date: 1989-06-24
Publication date: 1998-11-16
Also published as: EP0350929A3; US5115490A; EP0350929B1; DE68924377D1; CA1324684C; KR900002170A; DE68924377T2; EP0350929A2

Abstract

내용없음.

Description

가변길이 데이터 처리장치

제1도는 본 발명의 실시예를 설명하기 위한 블록회로도.

제2도는 어드레스 테이블의 제1의 작성예를 나타내는 도면.

제3도는 제1도의 타이밍챠트를 나타내는 도면.

제4도는 어드레스 테이블의 제2의 작성예를 나타내는 도면.

제5도는 제2도의 타이밍챠트를 나타내는 도면.

제6도는 어드레스 테이블의 제3의 작성예를 나타내는 도면.

본 발명은 워드(word), 레코드(record), 파일(file)등이 구분코드(delimiter code)로서 구절(delimited)된 가변길이 데이터를 처리하는 장치에 관한 것이다.

가변길이 데이터 형식에서 데이터 처리를 할 경우, 처리된 가변길이 데이터를 워드, 레코드마다 워드용 구분코드, 레코드용 구분코드에 의해 구분되어 메모리상에 순차적으로 배열 기억된다.

이 메모리상에 배열 기억된 가변길이 데이터열에 대하여 처리를 행할 때는 메모리로부터 상기 가변길이 데이터열을 순차로 판독해서 워드용 구분코드, 레코드용 구분코드를 검색하게 된다.

예를 들면, 상기 메모리내의 각 레코드내의 2번째의 워드를 추출해서 갱신처리를 실시하고 싶은 경우에는 우선 상기 메모리내에서 레코드용 구분코드를 검색하고 그 레코드용 구분코드로부터 헤아려서 1번째의 워드용 구분코드를 검색해서 2번째의 워드를 추출한다. (왜냐하면, 2번째의 워드는 1번째의 워드에 이어서 배열되어 있기 때문임).

그리고, 각 레코드내의 2번째의 워드를 추출하기 위해서는 상기 검색처리를 되풀이 할 필요가 있다.

이와 같이, 종래에는 구분코드 등의 각종의 구절 데이터(delimited data)로서 구분된 가변길이 데이터열에 대해서 처리를 행할 때는 그때마다 위에서와 같은 검색처리가 필요하며, 그 처리에 시간이 소요된다는 문제점이 있었다.

그리고, 이와 같은 것은 각 레코드 내에서의 처리대상의 워드가 미리 정해졌을 때, 예컨대 가변길이 워드는 2번째이며 그외는 모두 고정워드인 경우에도 전혀 같았으며, 상기 처리대상 워드에 대한 처리를 행할 때 마다 상술한 것처럼 검색처리를 행할 필요가 있었다.

본 발명의 목적은 메모리에 기억된 가변길이 데이터의 각 구획별의 어드레스의 따른 테이블을 작성하고 데이터 액세스(access)시 이 테이블을 참조해서 대응하는 가변길이 데이터를 고속으로 액세스할 수 있게 하는 것이다.

따라서, 본 발명에 의하면 메모리에 기억된 가변길이 데이터의 구획위치를 나타내는 어드레스에 따라서 테이블을 간단하게 작성할 수가 있어서, 메모리내의 소망 데이터를 판독해서 갱신 등의 처리를 행할 때에는 상기 테이블을 이용해서 고속 액세스가 가능해진다.

제1도는 본 발명 실시예의 가변길이 데이터 처리장치의 블록회로도이다.

이 가변길이 데이터 처리장치는 각 워드, 각 레코드가 구분코드로 구절(delimitation)된 가변길이 데이터를 처리하는 것이며, CPU(1)의 제어하에 ROM(2)에 미리 격납된 프로그램에 따라 RAM(3)내에 기억된 가변길이 데이터의 처리를 실행한다.

상기 RAM(3)은 어드레스 버스(AB) 및 데이터 버스(DB)를 통해서 CPU(1) 및 ROM(2)과 접속되어 있으며, 이 어드레스 버스(AB) 및 데이터 버스(DB)에는 다량의 가변길이 데이터를 기억하는 자기디스크(4)와 이 자기디스크(4)에 기억된 가변길이 데이터의 일부를 RAM(3)에 직접 전송하는 DMA(direct memory access) 제어장치(5)가 접속되어 있다.

또한, 이 어드레스 버스(AB) 및 데이터 버스(DB)에는 구분검출장치(6)가 접속된다. 이 구분검출장치(6)는 데이터 버스(DB)상의 구분코드 즉, 워드의 구절을 나타내는 구분코드 ,, 레코드의 구절을 나타내는 구분코드 (, 파일의 구절을 나타내는 구분코드

등의 각종 구분코드를 검출해서 그 구분코드가 기억되어 있는 RAM(3)내의 어드레스를 읽어내고 이 어드레스에 따라 어드레스 테이블의 작성 등의 각종 처리를 제어회로(61)의 제어하에 행하는 것으로서, 이 구분검출장치(6)에는 데이터 버스(DB) 및 어드레스 버스(AB)의 상방에 접속되는 어드레스발생회로(address generator) (62)와 어드레스 래치회로(address latch circuit)(63)를 포함하고, 데이터 버스(DB)에 접속되는 지정필드 레지스터(designation field register)(64), 명령코드 레지스터(instruct code register)(65), 구분형 레지스터(delimiter type register)(66), 판독버퍼(read buffer)(67), 검출회로(detector)(68)를 포함한다.

또한, 상기 명령코드 레지스터(65)에는 명령 디코더(instruction decoder) (71)가 접속되고, 이 명령 디코더(71)로부터의 디코더 출력은 제어회로(61)에 공급된다.

이하에서는 상기 구분검출장치(6)의 각 회로를 구체적으로 설명하도록 한다. 상기 어드레스 발생회로(62)는 판독 어드레스 레지스터(RA)와 기록 어드레스 레지스터(WA)를 가지며, 제어회로(61)로부터의 스타트신호(S2)를 받으면 클럭발생회로(clock generator circuit)(미도시)로부터의 클럭신호(clock signal)에 따라서, 판독 사이클(read cycle)과 기록 사이클(write cycle)로 이루어지는 사이클 동작을 개시하여 판독 사이클시에 판독 어드레스 레지스터(RA)의 내용을 어드레스 버스(AB)상에 출력하며, 또 판독 사이클이 끝날 때에는 판독 어드레스 레지스터의 내용을 +1 갱신한다.

또한, 제어회로(61)에서 래치완료신호(S8)를 받으면 어드레스 레지스터(WA)의 내용을 어드레스 버스(AB)상에 출력하고 그 출력의 일정시간 후에 기록 어드레스 레지스터(WA)의 내용을 +1갱신한다.

상기 어드레스 래치회로(63)는 제어회로(61)로부터의 어드레스 래치신호(S6)를 받으면 그때 어드레스 버스(AB)상에 있는 어드레스 데이터를 받아들이고 이 데이타를 +1 가산해서 데이터 버스(DB)에 출력한다.

상기 지정필드 레지스터(64)는 1 레코드상에서 지정하고 싶은 워드의 순번을 나타내는 데이터를 기억하고 이 데이터는 비교회로(comparator)(69)에 공급되며 1 감산되어서 카운터(counter)(70)의 값괴 비교되어진다.

상기 명령코드 레지스터(65)는 상기 구분검출장치(6)의 동작을 정하는 명령코드를 기억하는 것으로 CPU(1)에서 보내진 명령코드, 예컨대 테이블 작성의 명령코드(INS1)나 특정필드 테이블 작성의 명령코드(INS2)나 데이터 전송의 명령코드(INS3)등에 따라서 그 명령코드를 명령 디코더(71)에서 디코딩(decoding)시키고 제어회로(61)의 제어동작을 실행한다.

상기 구분형 레지스터(66)는 구분코드 , , ( ,

등이 미리 설정되고, 설정된 구분코드는 검출회로(68)에 공급된다.

상기 검출회로(68)는 RAM(3)에서 데이터 버스(DB)상에 판독한 데이터를 일시적으로 저장하는 판독버퍼(67)의 내용이 구분형 레지스터(66)에 미리 세트된 구분코드의 어느 것과 일치하는가를 검출하는 회로이며, 일치했을 때에는 대응하는 구분코드별 검출신호를 제어회로(61)에 출력하고, 일치하지 않을 때에는 어떤 검출신호도 출력하지 않는다.

상기 제어회로(61)는 명령코드 레지스터(65)에 설정 명령코드에 따른 제어동작을 실행하는데, 예컨대 명령코드 레지스터(65)에 특정필드 테이블 작성의 명령코드(INS2)가 설정되었을 때는 아래와 같이 입출력 제어를 실행한다.

① CPU(1)로부터 처리개시신호(S1)을 받으면, 어드레스 발생회로(62)에 대해서 스타트신호(start signal)(S2)를 출력한다.

② 검출회로(68)로부터 레코드 구획을 나타내는 구분코드 (를 받으면, 카운터(70)에 대해서 리셋신호(reset signal)(S3)를 출력한다.

③ 검출회로(68)로부터 코드구획을 나타내는 구분코드 ,를 받으면, 비교회로(69)에 대해서 비교신호(S4)를 출력하여 일정시간 경과후, 카운터(70)에 대해서 카운터업 신호(count-up signal)(S7)를 출력한다.

④ 검출회로(68)로부터 파일구획을 나타내는 구분코드

를 받으면, CPU(1)로 처리종료신호(S9)를 출력한다.

⑤ 비교회로(69)로부터 일치신호(S5)를 받으면, 어드레스 래치회로(63)에 대해서 래치완료신호(S8)를 출력한다.

또한, 예컨대 명령코드 레지스터(65)에 데이터 전송의 명령코드(INS3)가 세트되었을 경우에는 아래와 같이 신호의 입출력 제어를 수행한다.

① CPU(1)로부터 처리개시신호(S1)를 받으면 DMA 제어장치(5)에 대해서 스타트신호는 (S10)를 출력한다.

② 검출회로(68)로부터 레코드 구절, 혹은 워드구절을 나타내는 구분코드 (, ,를 받으면 어드레스 래치회로(63)에 대해서 래치신호(S6)를 출력하고 난 후, DMA 제어장치(5)에 대해서 인터럽션신호(interruption signal)(S11)를 출력한다.

③ 검출회로(68)로부터 파일 구절을 나타내는 구분코드

를 받으면, DMA 제어장치(5)에 대해서 종료신호(end signal)(S14)를 출력하고 또 CPU(1)에 대해서 처리종료신호(processing end signal)(S9)를 출력한다.

④ DMA제어장치(5)에서 인터럽트신호(interupted signal)(S12)를 받으면 어드레스 발생회로(62)에 래치완료신호(latch completion signal)(S8)를 출력하고 난 후 DMA 제어장치(5)에 대해서 인터럽트완료신호(interupted complection signal)(S13)를 출력한다.

다음으로 상기 DMA 제어장치(5)에 대해서 설명하도록 한다.

DMA 제어장치(5)는 어드레스 카운터(AC)를 가지는데 제어회로(61)로부터의 스타트신호(S10)를 받으면 클럭발생회로(미도시)로부터의 클럭신호에 따라서 데이터 잔송 동작을 개시하고 자기 디스크(4)로부터 단위 데이터(unit data)를 데이터 버스(DB)에서 판독하고 또 어드레스 카운터(AC)의 내용을 어드레스 버스(AB)상에 출력해서 RAM(3)을 어드레스 지정하고 데이터 버스(DB)상의 상기 단위 데이터를 RAM(3)내의 지정 어드레스 위치로 전송한다.

이것을 상기 클럭신호 마다에 되풀이하여 자기 디스크내의 각 단위 데이터를 고속으로 RAM(3)에 전송하는 제어를 수행한다.

상기 어드레스 카운터(AC)는 단위 데이터 전송 마다에 +1 증분된다. 또한, 이 제어장치(5)는 제어회로(61)로부터 인터럽트신호(S11)를 받으면 상기 데이터의 전송 동작을 일시 중단하고(클럭 동작을 중단한다) 제어회로에 대해서 중단신호(S12)를 보낸다.

또한, 이 DMA 제어장치(5)에서 인터럽트완료신호(S13)를 받으면 중단해 있던 데이터 전송 동작을 다시 재개하고 종료신호(S14)를 받으면 일련의 데이터 전송 동작을 완료한다.

이하에서는 본 발명에 따른 일 실시예의 동작을 설명한다.

먼저, 지정 워드의 어드레스 테이블을 작성할 때, 즉 예컨대 제2도에서와 같이 각 레코드내의 2번째 워드의 어드레스 테이블을 작성할 경우를 예로 들어서 설명한다. 제2도는 RAM(3)내의 1번 이후의 영역에 기억된 각 레코드의 2번째의 워드의 선두 어드레스를 RAM(3)내의 테이블 영역, 즉 100번지 이후의 테이블 영역에 기입함으로써 어드레스 테이블을 작성하는 보기를 나타낸 것으로서 1번째 레코드의 2번째 위의 선두 어드레스는 5이므로 이 어드레스 5의 데이터는 100번지에 기입하게 된다.

2번째 레코드의 2번째 워드의 선두 어드레스는 16이므로 이 어드레스 16의 데이터는 101번지에 기입한다. 3번째 레코드의 2번째 워드의 선두 어드레스는 25이므로 이 어드레스 25의 데이터는 102번지에 기입한다.

이와 마찬가지로 각 레코드의 2번째 워드의 선두 어드레스의 데이터를 103번지 이후의 영역에 순차로 기입해서 어드레스 테이블을 작성한다.

이와 같이, 지정워드의 어드레스 테이블을 한번 작성해두면 예를 들어 각 레코드의 2번째 워드를 모두 가산하는 명령이 주어졌을 경우에는 이 어드레스 테이블을 참조하면 각 레코드의 2번째 워드의 어드레스를 직접 알 수가 있고, 액세스 속도를 고속화할 수 있으며 따라서, 워드 가산처리를 고속으로 수행할 수 있다.

다음으로 제2도에서와 같이 어드레스 테이블을 제1도에서의 블록회로도에 의해 작성하는 동작을 제3도의 타이밍챠트에 따라서 구체적으로 설명한다.

어드레스 테이블 작성의 처리에 앞서서 각종 레지스터에 대해서 초기 설정이 행해진다. 즉, CPU(1)는 어드레스 발생회로(62)의 판독 어드레스 레지스터(RA) 및 기록 어드레스 레지스터(WA)에 초기치로서 1 및 100의 데이터를 설정하고 지정필드 레지스터(64)에는 2의 데이터를 설정한다.

다음으로 CPU(1)는 구분형 레지스터(66)에 구분코드 ,와 ( 및

를 설정하고, 명령코드 레지스터(65)에 특정필드 테이블 작성의 명령코드(INS2)를 설정한다. 이것들에 대한 설정이 종료한후 CPU(1)에서 처리개시신호(S1)를 받으면 어드레스 발생회로(62)에 스타트신호(S2)를 출력한다.

즉, 최초의 판독 사이클에서 어드레스 발생회로(62)는 판독 어드레스 레지스터(RA)에 저장되어 있는 어드레스 데이터를 어드레스 버스(AB)에 출력하고, RAM(3)내의 대응 어드레스 영역에 저장되어 있는 데이터를 데이터 버스(DB)로 판독한다. 상기 데이터 버스(DB)로 판독된 데이터는 판독버퍼(67)에 저장되고, 상기 검출회로(68)는 구분형 레지스터(66)에 설정된 구분코드중 어느 것과 일치하는지 여부를 판단하게 된다. RAM(3)내의 어드레스 영역 1에 저장된 데이터가 구분코드 (이기 때문에 그것의 검출신호는 제어회로(61)로 출력된다.

상기 제어회로(61)가 구분코드 (의 검출신호를 받으면, 카운터(70)의 내용을 1로 리셋시키기 위해 카운터(70)로 리셋신호(S3)를 출력한다. 이러한 리셋 사이클에서는 어드레스 래치가 행해지지 않기 때문에 계속되는 기록 사이클에서는 어드레스 발생회로(62)는 기록 어드레스 레지스터(RA)에 기억된 어드레스 데이터를 어드레스 버스(AB)에 출력하지 않아 RAM(3)에 대한 기록처리는 실행되지 않는다.

이러한 판독 사이클의 종료시에 판독 어드레스 레지스터(RA)의 값은 +1 증분되어 2가 된다. 그후, 다음의 판독 사이클에서 판독 어드레스 레지스터(RA)의 내용이 어드레스 버스(AB)에 출력되고, RAM(3)내의 대응 어드레스 영역에 저장된 데이터 즉, x를 데이터 버스(DB)에서 판독해서 판독버퍼(67)에 출력한다.

이 데이터는 구분코드는 아니므로 검출회로(68)는 검출신호를 일체 출력하지 않고 따라서 판독 사이클에서는 RAM(3)에 대해서 기록처리는 하지 않는다.

다음의 판독 사이클에서도 데이터 버스(DB)에 x라는 데이터가 출력되므로 이때오 이어지는 기록 사이클에서 RAM(3)에 대해서 기록처리는 하지 않는다.

다음의 4번째 판독 사이클에서는 데이터 버스(DB)에 구분코드 , 가 판독되어 지므로 이 코드는 검출회로(68)에서 검출되며, 그 검출결과는 제어회로(61)에 전해진다.

제어회로(61)는 구분코드 ,의 검출신호를 받으면 비교회로(69)에 대해서 비교신호(64)를 출력하여 지정필드 레지스터(64)에 저장된 데이터 2를 1 감소한 값 1과 카운터(70)에 기억된 카운터값과의 비교를 수행하게 한다.

이런 경우, 카운터(70)에는 데이터 1이 설정되어 있으므로 비교회로(69)에서 일치가 검출되어 그 일치신호(S5)가 제어회로(61)에 주어진다.

상기 제어회로(61)가 일치신호(S5)를 받으면 어드레스 래치회로(62)에 대해서 래치신호(S6)를 출력하고 이때의 어드레스 데이터 즉, 4를 래치시킨다. 그후, 상기 제어회로(61)는 카운터(70)에 대해서 카운터업신호(count-up signal)(S7)를 출력해서 카운터(70)의 값을 2로 변경시키고, 어드레스 발생회로(62)에 대해서 래치완료신호(S8)를 출력한다.

이렇게 하면, 어드레스 발생회로(62)는 기록 어드레스 레지스터(WA)에 기억된 어드레스 데이트 즉, 100을 어드레스 버스(AB)에 출력하고 RAM(3)내의 대응 어드레스 영역을 지정한다. 이때, 데이터 버스(DB)에는 어드레스 래치회로(63)에 래치된 어드레스 데이터를 +1를 증분한 데이터 즉, 5의 데이터가 공급되고 데이터 버스(DB)에 실린 데이터 5는 RAM(3)내의 100번지에 저장된다. 이러한 데이터의 저장후, 어드레스 발생회로(62)는 기록 어드레스 레지스터(WA)의 값을 +1 증분 한다.

다음으로 5번째의 판독 사이클에서는 데이터 버스(DB)에 데이터 x가 검출되므로 검출회로(68)에 의한 검출은 행해지지 않고 따라서 이어지는 기록 사이클에서 데이터의 저장처리는 이루어지지 않는다.

다음으로 6번째 판독 사이클에서는 데이터 버스(DB)에 구분 코드 ,가 출력되므로 이 코드는 검출회로(68)에서 검출되며, 이 검출결과는 제어회로(61)에 전해진다. 제어회로(61)는 이 검출신호를 받아서 비교회로(69)에 대해서 비교신호(S4)를 출력하고 지정필드 레지스터(64)에 저장된 데이터를 1 감소시킨 값 1과 카운터(70)에 기억된 카운터 값을 비교한다.

이런 경우, 카운터(70)에는 2가 기억되어 있으므로 비교회로(69)에서 일치신호(S5)가 출력되지는 않는다. 그 결과, 제어회로(61)는 어드레스 래치회로(63)에 대해서 래치신호(S6)를 출력하지 않고, 따라서 이어지는 기록 사이클에서 데이터의 저장처리가 수행되지 않게 된다.

또한, 상기 판독 사이클에서 제어회로(61)는 카운터(70)에 대해서 카운트업신호(S7)를 출력해서 카운터(70)의 값을 3으로 변경한다. 이와 같이 데이터의 판독처리가 순차로 이루어짐으로써 13번째의 판독 사이클에서 데이터 버스(DB)에 구분코드 ,이 판독되면 이 코드는 검출회로(68)에서 검출되고 그 검출결과는 제어회로(61)에 전해진다. 상기 제어회로(61)가 검출신호를 받으면 카운터(70)에 대해서 리셋신호(S3)를 출력하고 카운터(70)의 내용을 1로 리셋한다.

다음으로 14번째의 판독 사이클에서는 데이터 버스(DB)에 데이터 x가 출력되기 때문에 검출회로(68)는 검출신호를 출력하지 않는다.

다음으로 15번째의 판독 사이클에서는 데이터 버스(DB)에 구분코드 ,이 판독되고 이 코드는 검출회로(68)에 검출되어 제어회로(61)는 비교회로(69)에 대해서 비교신호(S4)를 주고 지정필드 레지스터(64)에 저장된 데이터를 1 감소한 값 1과 카운터(70)에 기억된 카운트값을 비교한다.

이때, 카운터(70)에는 1의 데이터가 기억되어 있기 때문에 비교회로(69)에서 일치신호(S5)가 출력되어 제어회로(61)는 어드레스 래치회로(63)에 대해서 래치신호(S6)를 출력하고 그때의 어드레스 데이터 즉, 15를 래치시킨다. 그후, 제어회로(61)는 카운터(70)에 대해서 카운트업신호(S7)를 출력하고, 또 어드레스 발생회로(62)에 대해서는 래치완료신호(S8)를 출력한다. 이렇게 하면, 어드레스 발생회로(12)는 이어지는 기록 사이클에서 기록 어드레스 레지스터(WA)에 기억된 어드레스 데이터, 즉 101을 어드레스 버스(AB)에 출력한다.

이때, 데이터 버스(DB)에는 어드레스 래치회로(63)에 래치된 어드레스 데이터를 1증분한 데이터 즉, 16의 데이터가 공급되고 이 데이터 16은 RAM(3)내의 101번지에 저장된다.

이와 같이, RAM(3)내의 기억된 데이터는 순차로 판독되어 검출회로(68)에서 구분코드 검출이 행해진다. 레코드 구절을 나타내는 구분코드가 ( 이면 카운터(70)가 리셋된다. 또 워드구절을 나타내는 구분코드가 , 이면 이것이 1 레코드내의 미리 지정된 워드의 직전에 기억된 코드, 즉 2번째의 워드의 직전에 기억된 구분코드 인지를 비교회로(69)에서 비교되어 2번째의 워드의 직전에 기억된 구분코드이면 이 구분코드의 저장된 RAM(3)내의 어드레스가 어드레스 래치회로(63)에서 래치되어 이 어드레스 값에 1 증분한 데이터가 RAM(3)내의 테이블 영역에 순차로 저장된다.

그리고, 검출회로(68)에 의해 파일 구절을 나타내는 구분코드

가 검출되면 제어회로(61)는 어드레스 테이블의 작성처리를 끝내고 CPU(1)에 대해서 종료신호를 출력하고 모든 제어를 CPU(1)로 옮긴다. 이 일련의 처리에 의해 RAM(3)내의 소정의 1 파일 내에서의 각 레코드의 2번째 워드의 선두 어드레스 RAM(3)내의 미리 지정된 어드레스 테이블의 영역에 저장된다.

따라서, CPU(1)는 상기 어드레스 테이블을 참조함으로써 상기 파일내의 각 레코드의 2번째의 워드의 선두 어드레스를 직접 알 수가 있고, 1파일에 대한 갱신처리등을 고속으로 행할 수가 있다.

또한, 상기 어드레스 테이블의 작성처리는 전용회로에 의해 행해지므로 그 작성처리는 극히 고속으로 행해지는 것이다.

다음으로, 자기 디스크(4)에 기억된 가변길이 데이터를 RAM(3)내에 DMA 전송할 때에 동시에 각 워드의 어드레스 테이블을 작성하는 경우를 예를 들어 설명한다. 제4도는 자기 디스크(4)에 기록된 가변길이의 워드 데이터를 RAM(3)의 11번지 이후에 순차로 전송해서 기억시키는 동시에 이렇게 해서 RAM(3)에 기억된 각 워드의 선두 어드레스를 RAM(3)내의 테이블 영역, 즉 100번지 이후의 영역에 저장함으로써 어드레스 테이블을 작성하는 예를 나타낸 것으로서 각 워드의 선두 어드레스는 12, 15, 17, 21, 24, 26 ······이므로 이것을 100번지, 101번지, 102번지 ····에 저장하고 어드레스 테이블을 작성한다.

이와 같이, 자기 디스크(4)에서 RAM(3)으로의 데이터 전송시 동시에 RAM(3)내에 기억되는 각 워드의 선두 어드레스를 기억한 어드레스 테이블이 작성되므로 상기와 같은 데이터 전송후 어드레스 테이블에 따라서 곧바로 소망워드의 직접 액세스가 가능해지며 워드의 갱신처리 등의 고속화를 도모할 수가 있다.

다음으로, 제4도에서의 데이터의 전송 및 어드레스 테이블의 작성을 제1도에서의 블록회로도에 의해 작성하는 동작을 제5도의 타이밍챠트에 따라서 구체적으로 설명한다.

데이터 전송의 처리에 앞서 각종 초기설정이 행해진다. 즉 CPU(1)는 어드레스 발생회로(62)의 기록 어드레스 레지스터(WA)에 초기치로서 100의 데이터를 설정하고, DMA 제어장치(5)의 어드레스 카운터(AC)에 초기치로서 11의 데이터를 설정한다.

다음으로, 구분형 레지스터(66)에 구분코드 ,와 ( 및

를 설정하고 명령코드 레지스터(65)에는 데이터 전송의 명령코드(INS3)를 설정한다. 이들의 설정이 완료되면, CPU(1)는 제어회로(61)에 대해서 처리개시신호(S1)를 출력하여 모든 제어를 제어회로(61)로 이동한다. 제어회로(61)가 CPU(1)로부터 처리개시신호(S1)를 받으면, DMA 제어장치(5)에 스타트신호(S10)를 출력한다. 즉, DMA 제어장치(5)는 어드레스 카운터(AC)에 기억된 어드레스 데이터를 어드레스 버스(AB)에 출력하고, 동시에 자기 디스크(4)에서 단위 데이터를 판독한다.

어드레스 카운터(AC)에는 초기치로서 11이 기억되어 있기 때문에 RAM(3)의 11번지가 지정되어 자기 디스크(4)의 선두에 기억된 데이터, 즉 구분코드 (이 데이터 버스(DB)에 판독되어 RAM(3)의 11번지에 저장된다.

데이터 버스(DB)에서 판독해낸 데이터는 동시에 판독버퍼(67)로 공급되고 검출회로(68)에서 구분형 레지스터(66)에 설정된 구분코드와 일치하는지 여부가 판단되어진다. 이 경우 판독한 데이터는 구분코드 (이므로 그 검출신호가 제어회로(61)에 대해서 출력된다. 제어회로(61)가 상기 검출신호를 받으면 어드레스 래치회로(63)에 대해서 래치신호(S6)를 출력하고, 그때의 어드레스 데이터 즉, 11을 래치시킨다.

DMA 제어장치(5)는 데이터 전송후, 어드레스 카운터(AC)의 값을 1로 증분함으로써 12로 변경한다. 그후, 제어회로(61)는 DMA 제어장치(5)에 대해서 인터럽트신호(S11)를 출력한다. DMA 제어장치(5)가 인터럽트신호(S11)를 받으면, 자기 디스크(4)로부터의 데이터 판독동작을 일시 중단하고 중단신호(S12)를 제어회로(61)에 출력한다.

제어회로(61)가 중단신호(S12)를 받으면 어드레스 발생회로(62)에 대해서 래치완료신호(S8)를 출력한다. 이렇게하면, 어드레스 발생회로(62)는 기록 어드레스 레지스터(WA)에 기억된 어드레스 데이터, 즉 100을 어드레스 버스(AB)에 출력하여 RAM(3)내의 대응 어드레스를 지정한다.

이때, 데이터 버스(DB)에는 어드레스 래치회로(63)에 래치된 어드레스 데이터를 1증분시킨 데이터 즉, 12의 데이터가 공급되고, 데이터 버스(DB)상의 데이터 12는 RAM(3)내의 100번지에 저장된다. 이러한 저장이 완료되면 어드레스 발생회로(62)는 기록 어드레스(WA)의 값을 1 증분한다. 그후, 제어회로(61)는 DMA 제어장치(5)에 대해서 인터럽트완료신호(S13)를 출력한다.

DMA 제어장치(5)가 인터럽트완료신호(S13)를 받으면 자기 디스크(4)로부터 데이터의 판독동작을 재개한다. DMA 제어장치(5)가 데이터의 판독동작을 재개하면, 클럭에 동기해서 어드레스 카운터(AC)에 기억된 어드레스 데이터를 어드레스 버스(AB)에 출력하고 동시에 자기 디스크(4)에서 단위 데이터를 판독한다.

어드레스 카운터(AC)에는 12가 기억되어 있으므로 RAM(3)의 12번지가 지정되고 자기 디스크(4)에 기억된 2번째의 데이터 즉, x가 데이터 버스(DB)에서 판독되어 RAM(3)의 12번지에 저장된다.

데이터 버스(DB)에서 판독된 데이터는 동시에 판독버퍼(67)에 공급되고 검출회로(68)에서 구분형 레지스터(66)에 설정된 구분코드인지 여부가 판단된다. 이 경우 판독 데이터가 구분코드가 아니면 검출회로(68)로부터 검출신호가 출력되지 않고 데이터 전송만이 행해진다.

RAM(3)으로의 데이터 저장후, 어드레스 카운터(AC)의 값은 1 증분되어 13으로 변화한다. 다음 클럭에 동기해서 자기 디스크(4)에 기억된 3번째의 단위 데이터가 RAM(3)의 13번지에 전송되는데 이 데이터 역시 구분코드가 아니기 때문에 데이터 전송만이 행해진다.

다음 클럭에 동기해서 자기 디스크(4)에 기억된 4번째의 단위 데이터가 RAM(3)의 14번째로 이송되는데 이 데이터는 구분코드 ,이므로 검출회로(68)에서 검출신호가 출력된다. 이때, 제어회로(61)는 이 검출신호를 받아서 어드레스 래치회로(63)에 래치신호(S6)를 출력하고, 그때의 어드레스 데이터 즉, 14를 래치시킨다.

이 래치된 어드레스 데이터는 1 증분되어 가산된 데이터 15는 어드레스 발생회로(62)에서 지정된 어드레스 즉, RAM(3)의 101번지에 저장된다.

이와 마찬가지로, 자기 디스크(4)에 기억된 데이터를 RAM(3)에 전송할 때 동시에 이 데이터는 검출회로(68)에서 검출된다. 만약, RAM(3)에 전송되는 데이터가 구분코드이면 이 구분코드가 저장되는 RAM(3)번지의 다음 번지가 데이터로서 판독되어 RAM(3)에 있는 데이블 영역에 순차적으로 저장된다.

검출회로(68)에 의해 파일 구절을 나타내는 구분코드

이 검출되면 제어회로(61)는 DMA 제어장치(5)에 대해서 동작종료신호(S14)를 출력하여 DMA 제어장치(5)에 의한 데이터 전송동작을 중단시킨다.

또한, 제어회로(61)는 CPU(1)에 대해서 종료신호(S9)를 출력하여 모든 제어를 CPU(1)로 이동시킨다. 이 일련의 처리에 의해서 자기 디스크(4)에 기억된 1 파일의 가변길이 데이터는 RAM(3)내에 데이터 전송되는 동시에 각 워드의 RAM(3)내에서의 기억장치, 즉 각 워드의 선두 어드레스가 RAM(3)내에 미리 정해진 어드레스 테이블의 영역에 저장된다.

따라서, CPU(1)는 자기 디스크(4)에서 RAM(3)으로 데이터를 전송한 후 상기 어드레스 테이블을 참조함으로써 워드의 기억위치를 직접 알 수가 있으며 각 워드에 대한 워드 액세스를 고속화시킬 수 있다.

그리고, 상기 실시예에서는 특정필드 테이블 작성의 명령코드(INS2) 및 데이터 전송의 명령코드(INS3)에 따르는 동작도 마찬가지이다. 즉, 테이블 작성의 명령코드(INS1)에 따르는 동작은 명령코드(INS2)에 따른 동작의 일부를 변경한 것이며, 검출회로(68)에서 구분코드 , 혹은 (의 검출이 행해지면 이 검출에 따라 곧바로 래치신호(S6)를 출력하도록 하는 것이 바람직하다. 따라서, 이때는 어드레스 테이블에 모든 워드의 선두 어드레스가 저장되도록 한다.

이때의 상태를 제6도에서 표시한다.

또한, 상기 실시예에서는 구분코드를 검출해서 그때의 어드레스를 래치할 때, 그 어드레스 데이터를 1증분한 데이터를 어드레스 테이블에 기억하도록 했는데 래치한 어드레스 그 자체를 어드레스 테이블에 기억하도록 하는 것이 바람직하다.

또한, 구분형 레지스터(66)에 설정하는 구분코드를 적절히 선택해 두면, 각 워드의 구절 위치만을 나타내는 어드레스 테이블이나 각 레코드의 구절 위치만을 나타내는 어드레스 테이블, 각 파일의 구절 위치를 나타내는 어드레스 테이블을 임의로 작성할 수가 있다.

Claims

데이터 처리를 수행하기 위해 다양한 구분코드에 의해 구절된 가변길이 데이터를 저장하는 저장수단(3)에 액세스하는 데이터 처리장치에 있어서, 하나의 클럭이 발생할 때마다 어드레스 버스를 통해 어드레스를 지정하고, 지정된 주소에 저장된 데이터를 상기 저장수단으로부터 데이터 버스로 판독하고, 데이터가 판독될 때마다 어드레스를 증분하기 위해 어드레스 버스를 통해 상기 저장수단에 접속되는 어드레스 발생수단(62)과; 매 클럭에 대하여 상기 데이터 버스에 실린 데이터가 데이터 블록의 구절을 지시하는 구분코드와 일치하는지 아닌지를 검출하기 위한 검출수단(68)과; 상기 검출수단이 일치를 검출했을 때 상기 어드레스 버스상에 어드레스를 래치하기 위해 상기 어드레스 버스에 접속되는 어드레스 래치수단(63)과; 상기 어드레스 래치수단내에 래치된 어드레스에 근거하여 어드레스 데이터를 저장하기 위한 어드레스 테이블수단(3, 100, 101, 102); 및 상기 어드레스 테이블수단에 저장된 어드레스 데이터와 관련하여 상기 저장수단내에 저장된 각 데이터 블록의 시작 어드레스를 지정하고, 각 데이터 블록에 대한 처리를 수행하기 위한 처리수단(1)을 포함하는 것을 특징으로 하는 가변길이 데이터 처리장치.
제1항에 있어서, 상기 저장수단에는 다양한 구분코드에 의해 구절된 가변길이 데이터가 저장되고, 상기 검출수단은 상기 데이터 버스에 실린 데이터가 소망 데이터 블록의 구절을 지시하는 특별한 구분코드와 일치하는지 아닌지를 검출하는 것을 특징으로 하는 가변길이 데이터 처리장치.
제2항에 있어서, 가변길이 워드(word)데이터 블록의 구절을 지시하는 특별한 구분코드가 ,인 것을 특징으로 하는 가변길이 데이터 처리장치.
제2항에 있어서, 가변길이 레코드(record)데이터 블록의 구절을 지시하는 특별한 구분코드가 (인 것을 특징으로 하는 가변길이 데이터 처리장치.
제2항에 있어서, 가변길이 파일(file)데이터 블록의 구절을 지시하는 특별한 구분코드가
인 것을 특징으로 하는 가변길이 데이터 처리장치.
제2항에 있어서, 상기 검출수단이 상기 특별한 구분코드를 저장하기 위한 레지스터(66)를 포함하는 것을 특징으로 하는 가변길이 데이터 처리장치.
제1항에 있어서, 워드 블록구절을 지시하는 구분코드의 검출에 따라 증분되고, 레코드 블록구절을 지시하는 구분코드의 검출에 따라 리셋되는 카운터(70)와, 미리 결정되어 있는 지정값을 저장하기 위한 레지스터(64) 및 상기 카운터의 값과 상기 레지스터의 값을 비교하기 위한 비교수단(69)을 추가적으로 포함하고, 상기 어드레스 래치수단이 상기 비교수단으로부터 획득되는 신호가 일치신호일 때 상기 어드레스 버스상에 어드레스를 래치하기 위한 수단을 구비하고 있는 것을 특징으로 하는 가변길이 데이터 처리장치.
제1항에 있어서, 상기 어드레스 발생수단이 상기 가변길이 데이터의 판독 시작위치를 지시하는 어드레스를 저장하기 위한 판독 어드레스 레지스터(RA)와, 상기 어드레스 테이블의 기록 위치를 지시하는 어드레스를 저장하기 위한 기록 어드레스 레지스터(WA)를 부가적으로 포함하므로써 매 클럭에 대하여 상기 판독 어드레스 레지스터내에 저장된 어드레스에 근거하여 상기 저장수단의 어드레스를 지정하여 상기 데이터 버스로 대응 저장 데이터를 판독하고; 어드레스가 상기 어드레스 래치수단내에 래치될 때마다 상기 기록 어드레스 레지스터내에 저장된 어드레스에 근거하여 상기 어드레스 테이블수단의 어드레스를 지정하고 상기 어드레스 래치수단내에 래치된 어드레스에 기초한 어드레스 데이터를 상기 어드레스 테이블수단의 대응 저장영역에 기록하며; 데이터가 판독될 때마다 상기 판독 어드레스 레지스터의 어드레스를 증분하고, 어드레스 데이터가 상기 어드레스 테이블내에 기록될 때마다 상기 기록 어드레스 레지스터의 어드레스를 증분하는 것을 특징으로 하는 가변길이 데이터 처리장치.
제1항에 있어서, 데이터를 저장하기 위한 제1저장수단(4)과 제2저장수단(3); 매 클럭에 대하여 데이터가 데이터 버스상에 판독되도록 하고, 어드레스가 어드레스 버스를 통해 지정되도록 상기 제1 및 제2 저장수단을 제어하기 위하여 상기 데이터 버스와 어드레스 버스를 통해 상기 제1 및 제2 저장수단에 접속되는 DMA 제어장치(5)을 포함하고, 상기 데이터 버스상에 실린 데이터는 상기 지정 어드레스에 대응되게 상기 제2 저장수단의 저장영역에 기록되고, 매 기록 액세스에 따라 어드레스가 증분되며, 데이터가 상기 제1저장수단으로부터 상기 제2 저장수단으로 전송될 때, 상기 검출수단이 상기 데이터 버스에 실린 데이터와 데이터 블록의 구절을 지시하는 구분코드 사이의 일치에 따라 상기 어드레스 래치수단내에 래치된 지정 어드레스 데이터를 상기 어드레스 테이블수단내에 저장되는 것을 특징으로 하는 가변길이 데이터 처리장치.