JPS6145485A - 磁気バブルメモリ制御装置 - Google Patents
磁気バブルメモリ制御装置Info
- Publication number
- JPS6145485A JPS6145485A JP59166800A JP16680084A JPS6145485A JP S6145485 A JPS6145485 A JP S6145485A JP 59166800 A JP59166800 A JP 59166800A JP 16680084 A JP16680084 A JP 16680084A JP S6145485 A JPS6145485 A JP S6145485A
- Authority
- JP
- Japan
- Prior art keywords
- page
- data
- input data
- bubble memory
- magnetic bubble
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は磁気バブルメモリの制御方式に係り。
特にホストシステムからの入力データが磁気バブルメモ
リ上のどのページアドレスに格納されているかを知るた
めの磁気バブルメモリ制御方式に関する。
リ上のどのページアドレスに格納されているかを知るた
めの磁気バブルメモリ制御方式に関する。
（２）技術の背景
、磁気バブルメモリ装置とホストシステムとの間でデー
タの入出力を行う場合において、磁気バブルメモリ装置
はデータの記憶をページ単位（例えば１ページ＝６４バ
イト）で行う。
タの入出力を行う場合において、磁気バブルメモリ装置
はデータの記憶をページ単位（例えば１ページ＝６４バ
イト）で行う。
従って、磁気バブルメモリ装置には１例えば。
＄００００ページ〜＄ ０７ＦＩ’ページというように
ページアドレスというものが存在する。そして磁気バブ
ルメモリ装置に記憶されているあるデータパターン（複
数バイトのデータ列で表される）は、必ず上記ページア
ドレスのいずれかのページ内に記憶されている。このよ
うな場合２例えばいま、磁気バブルメモリ装置内に記憶
されているあるデータパターンをホストシステムで指定
した他のデータパターンに書き換えたいというような場
合、まず。
ページアドレスというものが存在する。そして磁気バブ
ルメモリ装置に記憶されているあるデータパターン（複
数バイトのデータ列で表される）は、必ず上記ページア
ドレスのいずれかのページ内に記憶されている。このよ
うな場合２例えばいま、磁気バブルメモリ装置内に記憶
されているあるデータパターンをホストシステムで指定
した他のデータパターンに書き換えたいというような場
合、まず。
書き換えられるべきデータパターンが磁気バブルメモリ
装置内のどのページアドレスに存在するかを知る必要が
ある。
装置内のどのページアドレスに存在するかを知る必要が
ある。
（３）従来技術とその問題点
上記のように、ある入力データパターンがどのページア
ドレスに存在するかを知るためには、ホスト側で磁気バ
ブルメモリ装置内の＄ ００００ページめから＄ ０７
ＦＦページまで１ページずつデータをメインメモリ上に
読み出し、読み出された各ページ毎のデータと検索した
い入力データとを各々比較するプログラムを作成しなけ
ればならず、ホストシステムにかかる負荷が大きくなっ
てしまうという問題点があった。
ドレスに存在するかを知るためには、ホスト側で磁気バ
ブルメモリ装置内の＄ ００００ページめから＄ ０７
ＦＦページまで１ページずつデータをメインメモリ上に
読み出し、読み出された各ページ毎のデータと検索した
い入力データとを各々比較するプログラムを作成しなけ
ればならず、ホストシステムにかかる負荷が大きくなっ
てしまうという問題点があった。
（４）発明の目的
本発明は上記問題点を除くために、検索すべき入力デー
タを記憶するＲＡＭと、磁気バブルメモリ装置から、ペ
ージ単位でデータを読み出し、前記ＲＡＭに記憶された
入力データと比較を行う比較回路を磁気バブルメモリ制
御装置内にハードウェアとして構成することにより、ホ
ストシステムは検索命令と検索すべき入力データを与え
るだけで、自動的に検索すべき入力データの格納されて
いるページアドレスを知ることのできる磁気バブルメモ
リ制御装置を提供することを目的とする。
タを記憶するＲＡＭと、磁気バブルメモリ装置から、ペ
ージ単位でデータを読み出し、前記ＲＡＭに記憶された
入力データと比較を行う比較回路を磁気バブルメモリ制
御装置内にハードウェアとして構成することにより、ホ
ストシステムは検索命令と検索すべき入力データを与え
るだけで、自動的に検索すべき入力データの格納されて
いるページアドレスを知ることのできる磁気バブルメモ
リ制御装置を提供することを目的とする。
（５）発明の構成
上記目的は１本発明によれば、ホストシステムからの入
力データを記憶する記憶手段と、磁気バブルメモリから
ページ単イ立でデータを読み出す読み出し手段と、該読
み出し手段によって読み出された各ページ毎のデータと
前記記憶手段に記憶されている前記入力データとを比較
する比較手段と。
力データを記憶する記憶手段と、磁気バブルメモリから
ページ単イ立でデータを読み出す読み出し手段と、該読
み出し手段によって読み出された各ページ毎のデータと
前記記憶手段に記憶されている前記入力データとを比較
する比較手段と。
該比較手段によって前記記憶データが前記入力データに
一致したと判断された時の前記起憶データのページ番号
を計数する計数手段とを有することを特徴とする磁気バ
ブルメモリ制御装置を提供することで構成される。
一致したと判断された時の前記起憶データのページ番号
を計数する計数手段とを有することを特徴とする磁気バ
ブルメモリ制御装置を提供することで構成される。
（６）発明の実施例
以下１本発明の実施例について詳細に説明を行う。
図は本発明による磁気バブルメモリ制御装置。
及びその周辺機器の全体的な構成図である。まず大きく
分類して、ホストシステム１は磁気バブルメモリ制御装
置２（以下、８ＭＣ２と略す）に接続され、８ＭＣ２は
磁気バブルメモリ装置３ （以下ＢＭ３と略す）に接続
される。本発明は８ＭＣ２の部分に関連している。以下
、８ＭＣ２の部分の構成について記す。まず、入出力回
路 ２．１はホストシステム１と入力信号線１１及び出
力信号線２１１によって接続される。また、入出力回路
２１はコントロール回路２２と信号線２１２によって接
続され、カウンタ２６と信号線２６１によって接続され
る。コントロール回路 ２２はカウンタ２６と信号線２
２１によって接続され、ランダムアクセスメモリ２３
（以下、ＲＡＭ２３と略す）と信号線２２２によって接
続される。ＲＡＭ２３ば比較回路２４と信号線２３１に
よって接続され、比較回路２４はカウンタ２６及びコン
トロール回路２２と信号線２４１によって接続され。
分類して、ホストシステム１は磁気バブルメモリ制御装
置２（以下、８ＭＣ２と略す）に接続され、８ＭＣ２は
磁気バブルメモリ装置３ （以下ＢＭ３と略す）に接続
される。本発明は８ＭＣ２の部分に関連している。以下
、８ＭＣ２の部分の構成について記す。まず、入出力回
路 ２．１はホストシステム１と入力信号線１１及び出
力信号線２１１によって接続される。また、入出力回路
２１はコントロール回路２２と信号線２１２によって接
続され、カウンタ２６と信号線２６１によって接続され
る。コントロール回路 ２２はカウンタ２６と信号線２
２１によって接続され、ランダムアクセスメモリ２３
（以下、ＲＡＭ２３と略す）と信号線２２２によって接
続される。ＲＡＭ２３ば比較回路２４と信号線２３１に
よって接続され、比較回路２４はカウンタ２６及びコン
トロール回路２２と信号線２４１によって接続され。
入出力回路２５と信号線２５１によって接続される。そ
して入出力回路２５は８Ｍ３と信号線３１によって接続
される。
して入出力回路２５は８Ｍ３と信号線３１によって接続
される。
以上のような構成において、まずホストシステム１は８
ＭＣ２に対して入力信号線１１を介して。
ＭＣ２に対して入力信号線１１を介して。
検索命令、続いて検索すべき入力データを与える。
これにより入出力回路２１を介して検索命令がまず信号
線２１２を介してコントロール回路２２に入力される。
線２１２を介してコントロール回路２２に入力される。
これによりコントロール回路２２は続いて入力される入
力データを信号線２２２を介してＲＡＭ２３に書き込む
。このときホストシステム１から入力される入力データ
は例えば、＄０３゜＄３１． ＄３２． ＄３３と
いうようなものである。これば入力データが３１．３２
．３３という３バイトの数値データ列であることを表し
ている。なお。
力データを信号線２２２を介してＲＡＭ２３に書き込む
。このときホストシステム１から入力される入力データ
は例えば、＄０３゜＄３１． ＄３２． ＄３３と
いうようなものである。これば入力データが３１．３２
．３３という３バイトの数値データ列であることを表し
ている。なお。
先頭の＄０３はこの入力データが３バイトのデータ列で
あることを表している。これによりコントロール回路２
２は先頭の＄０３によって入力データのバイト数が３バ
イトであることを認識し、以下に続＜ ３３１． ＄
３２． ＄３３という入力データ列をＲＡＭ２３に書
き込む。次にコントロール回路２２は信号線２２３を介
して比較回路２４に対して始めの１ページ目の比較を行
う命令を与える。これにより、まず比較回路２４は信号
線３１．入出力回路２５．及び信号線２５１を介して８
Ｍ３からページアドレス＄ ００００の１ペ一ジ分のデ
ータを次々に読み出す。なお、８Ｍ３のページアドレス
は一例として＄ ００００〜＄ ０７ＦＦとする。次に
比較回路２４は上記のようにして次々に読み出されるペ
ージアドレス＄ ００００のデータと、信号線２３１を
介して、ＲＡＭ２３から読み出される上記入力データ列
＄３１． ＄３２． ＄３３とについてバイト単位
で次々に比較を行う。そしてページアドレス＄ ０００
０の全てのデータについて比較を行い、上記入力データ
列と一致するデータがなかった場合は、比較回路２４は
信号線２４１を介してカウンタ２６及びコントロール回
路２２に不一致信号２例えば。
あることを表している。これによりコントロール回路２
２は先頭の＄０３によって入力データのバイト数が３バ
イトであることを認識し、以下に続＜ ３３１． ＄
３２． ＄３３という入力データ列をＲＡＭ２３に書
き込む。次にコントロール回路２２は信号線２２３を介
して比較回路２４に対して始めの１ページ目の比較を行
う命令を与える。これにより、まず比較回路２４は信号
線３１．入出力回路２５．及び信号線２５１を介して８
Ｍ３からページアドレス＄ ００００の１ペ一ジ分のデ
ータを次々に読み出す。なお、８Ｍ３のページアドレス
は一例として＄ ００００〜＄ ０７ＦＦとする。次に
比較回路２４は上記のようにして次々に読み出されるペ
ージアドレス＄ ００００のデータと、信号線２３１を
介して、ＲＡＭ２３から読み出される上記入力データ列
＄３１． ＄３２． ＄３３とについてバイト単位
で次々に比較を行う。そしてページアドレス＄ ０００
０の全てのデータについて比較を行い、上記入力データ
列と一致するデータがなかった場合は、比較回路２４は
信号線２４１を介してカウンタ２６及びコントロール回
路２２に不一致信号２例えば。
“０”を出力する。カウンタ２６はページアドレスを計
数するためのものであり、比較回路２４からの不一致信
号“０”によりカウントを１つ進める。（カウンタ２６
の初期値は＄ ００００とする）次に、コントロール回
路２２は比較回路２４からの不一致信号“０”により２
次のページアドレス＄０００１との比較を比較回路２４
に対して信号線２２３を介して命令する。これにより、
比較回路２４は。
数するためのものであり、比較回路２４からの不一致信
号“０”によりカウントを１つ進める。（カウンタ２６
の初期値は＄ ００００とする）次に、コントロール回
路２２は比較回路２４からの不一致信号“０”により２
次のページアドレス＄０００１との比較を比較回路２４
に対して信号線２２３を介して命令する。これにより、
比較回路２４は。
ページアドレス＄ ００００の場合と同様にして８Ｍ３
からページアドレス＄ ０００１のデータを次々に読み
出し、ＲＡＭ２３の内容とバイト単位で比較を行う。も
し、このページでも一致すデータがなければ、比Ｍ回路
２４は再び不一致信号“０”を出力し、カウンタ２６が
カウントアンプすると共にコントロール回路２２が次の
ページアドレスとの比較を命令する。以上の動作を繰り
返してゆき２例えば、ページアドレス＄ ０１００で一
致するデータ列が現れたとする。これにより、比較回路
２４は一致信号９例えば“ｌ”を信号線２４１を介して
カウンタ２６及びコントロール回路２２と出力する。
からページアドレス＄ ０００１のデータを次々に読み
出し、ＲＡＭ２３の内容とバイト単位で比較を行う。も
し、このページでも一致すデータがなければ、比Ｍ回路
２４は再び不一致信号“０”を出力し、カウンタ２６が
カウントアンプすると共にコントロール回路２２が次の
ページアドレスとの比較を命令する。以上の動作を繰り
返してゆき２例えば、ページアドレス＄ ０１００で一
致するデータ列が現れたとする。これにより、比較回路
２４は一致信号９例えば“ｌ”を信号線２４１を介して
カウンタ２６及びコントロール回路２２と出力する。
これにより、カウンタ２６はカウントをストップする。
この時、カウンタ２６はページアドレス＄ ００００か
らページアドレス＄ ０１００まで１つずつカウントを
進めてきたので、カウント値＄ ０１００を示している
。そして、このカウント値がＲＡＭ２３に記憶されてい
る検索すべき入力データ＄３１．＄３２、＄３３の格納
されているＢＭａ上のページアドレスを示している。従
って、コントロール回路２２は信号線２２１を介して、
カウンタ２６に出力命令を出し、これによりカウンタ２
６はそのカウント値＄ ０１００を信号線２６１．入出
力回路２１゜及び出力信号線２１１を介してホストシス
テム１に出力する。そしてホストシステム１は上記カウ
ンタ値＄ ０１００を内部のページアドレスレジスタに
格納して検索命令を終了する。
らページアドレス＄ ０１００まで１つずつカウントを
進めてきたので、カウント値＄ ０１００を示している
。そして、このカウント値がＲＡＭ２３に記憶されてい
る検索すべき入力データ＄３１．＄３２、＄３３の格納
されているＢＭａ上のページアドレスを示している。従
って、コントロール回路２２は信号線２２１を介して、
カウンタ２６に出力命令を出し、これによりカウンタ２
６はそのカウント値＄ ０１００を信号線２６１．入出
力回路２１゜及び出力信号線２１１を介してホストシス
テム１に出力する。そしてホストシステム１は上記カウ
ンタ値＄ ０１００を内部のページアドレスレジスタに
格納して検索命令を終了する。
以上のようにして、ホストシステム１は検索命 ・令と
検索すべき入力データ列を８ＭＣ２に対して与えること
により、８ＭＣ２と８Ｍ３との間で自動的に上記入力デ
ータ列の存在するページアドレスを検索し、その結果を
ホストシステム１に出力することができる。なお、ペー
ジアドレスｓ ｏｏｏ。
検索すべき入力データ列を８ＭＣ２に対して与えること
により、８ＭＣ２と８Ｍ３との間で自動的に上記入力デ
ータ列の存在するページアドレスを検索し、その結果を
ホストシステム１に出力することができる。なお、ペー
ジアドレスｓ ｏｏｏ。
から＄ ０７ＦＦまで検索を行って一致するデータ列が
見つからなかった場合は、８ＭＣ２はホストシステム１
に対して該当するページアドレスがなかったことを示す
コードを出力する。
見つからなかった場合は、８ＭＣ２はホストシステム１
に対して該当するページアドレスがなかったことを示す
コードを出力する。
以上のようなりＭＣは単純に入力データ列と一致するデ
ータの存在するページアドレスを出力する機能を有する
ものであるが、比較回路２４はバイト単位で比較を行う
ため、比較すべきデータが数値データの場合、入力デー
タ列と各ページのデータとの大小比較も同時に行うこと
も可能である。
ータの存在するページアドレスを出力する機能を有する
ものであるが、比較回路２４はバイト単位で比較を行う
ため、比較すべきデータが数値データの場合、入力デー
タ列と各ページのデータとの大小比較も同時に行うこと
も可能である。
なお１本発明は文字データなどについて、ページアドレ
スの検索を行うことも当然可能である。
スの検索を行うことも当然可能である。
（７）発明の効果
本発明によれば、ホストシステムは検索命令と検索すべ
き入力データ列を磁気バブルメモリ制御装置に与えるだ
けで、検索すべき入力データ列の磁気バブルメモリ装置
上のページアドレスを知ることができ、ホストシステム
にかかる負荷を軽減することができる。同時に、検索す
べき入力データ列を磁気バブルメモリ装置からの各ペー
ジアドレスのデータとの大小比較を行うことも可能であ
る。
き入力データ列を磁気バブルメモリ制御装置に与えるだ
けで、検索すべき入力データ列の磁気バブルメモリ装置
上のページアドレスを知ることができ、ホストシステム
にかかる負荷を軽減することができる。同時に、検索す
べき入力データ列を磁気バブルメモリ装置からの各ペー
ジアドレスのデータとの大小比較を行うことも可能であ
る。
図は本発明による磁気バブルメモリ制御装置。
及びその周辺機器の全体的な構成図である。
２・・・磁気バブルメモリ制御装置。
２２・・・コントロール回路、 ２３・・・ラン
ダムアクセスメモリ （ＲＡＭ）、 ２４・・
・比ｉ校回路、 ２６・・・カウンタ。
ダムアクセスメモリ （ＲＡＭ）、 ２４・・
・比ｉ校回路、 ２６・・・カウンタ。
Claims (1)
- ホストシステムからの入力データを記憶する記憶手段と
、磁気バブルメモリからページ単位でデータを読み出す
読み出し手段と、該読み出し手段によって読み出された
各ページ毎のデータと前記記憶手段に記憶されている前
記入力データとを比較する比較手段と、該比較手段によ
って前記記憶データが前記入力データに一致したと判断
された時の前記記憶データのページ番号を計数する計数
手段とを有することを特徴とする磁気バブルメモリ制御
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59166800A JPS6145485A (ja) | 1984-08-09 | 1984-08-09 | 磁気バブルメモリ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59166800A JPS6145485A (ja) | 1984-08-09 | 1984-08-09 | 磁気バブルメモリ制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6145485A true JPS6145485A (ja) | 1986-03-05 |
Family
ID=15837911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59166800A Pending JPS6145485A (ja) | 1984-08-09 | 1984-08-09 | 磁気バブルメモリ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6145485A (ja) |
-
1984
- 1984-08-09 JP JP59166800A patent/JPS6145485A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5846742B2 (ja) | 対話式デ−タ検索装置 | |
| JPH0271497A (ja) | 内容でアドレス指定可能なメモリ・システム | |
| US5115490A (en) | Variable length data processing apparatus with delimiter location-based address table | |
| JPH0218790A (ja) | 内容でアドレス指定可能なメモリ・システム | |
| JPH0449142B2 (ja) | ||
| JPS6145485A (ja) | 磁気バブルメモリ制御装置 | |
| JPS5853791B2 (ja) | 文字認識装置 | |
| JPH01237824A (ja) | データ列検索装置 | |
| JPS6014324A (ja) | 連想記憶装置 | |
| JP2721168B2 (ja) | データ列検索装置 | |
| JPS6214919B2 (ja) | ||
| JPH01237722A (ja) | データ列検索装置 | |
| JPS5856145A (ja) | デ−タ検索方式 | |
| JPH0225922A (ja) | データ検出装置 | |
| JPS61127046A (ja) | デ−タベ−スからの先取り制御方式 | |
| JPH05181906A (ja) | 記憶装置 | |
| JPS60147838A (ja) | デ−タ検索装置 | |
| JPH01237827A (ja) | データ列検索装置 | |
| JPS60251434A (ja) | 情報検索方式 | |
| JPH01224831A (ja) | 文字列検索装置 | |
| JPH0256038A (ja) | メモリのアクセス制御方式 | |
| JPS6380324A (ja) | マイクロコンピユ−タ回路 | |
| JPH01114962A (ja) | ダイレクトメモリアクセス制御装置 | |
| JPH02139667A (ja) | データ検索装置 | |
| JPS62184561A (ja) | 入出力バツフア制御装置 |