JPS5856145A - デ−タ検索方式 - Google Patents
デ−タ検索方式Info
- Publication number
- JPS5856145A JPS5856145A JP56155266A JP15526681A JPS5856145A JP S5856145 A JPS5856145 A JP S5856145A JP 56155266 A JP56155266 A JP 56155266A JP 15526681 A JP15526681 A JP 15526681A JP S5856145 A JPS5856145 A JP S5856145A
- Authority
- JP
- Japan
- Prior art keywords
- key
- register
- pointer
- contents
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Data Mining & Analysis (AREA)
- Databases & Information Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はデータ検索方式、特に各データにキーが付与さ
れ、該キーの順番に従ってメモリにキー及びデータが格
納され、該キーでメモリを検索し、データを効率よく読
出すためのデータ検索方式に関する。
れ、該キーの順番に従ってメモリにキー及びデータが格
納され、該キーでメモリを検索し、データを効率よく読
出すためのデータ検索方式に関する。
電子計算機システムにおいては、各データにキーを付与
してメモリに格納しておき、キーを用いて目的のデータ
を続出すという処理がよく行なわれている。メモリの各
格納場所はアドレスが付与されており、アドレスを指定
してメモリをアクセスすれば、該アドレスに対応するメ
モリの格納場所の内容であるキーとデータとが読出され
る。この際、アドレスと格納場所は一対一対応している
が、アドレスとキーとは対応がとれていない。従って、
キーの昇順又は降順にメモリに格納されても、キーに対
応して即座にアドレスを決定するととはできない。
してメモリに格納しておき、キーを用いて目的のデータ
を続出すという処理がよく行なわれている。メモリの各
格納場所はアドレスが付与されており、アドレスを指定
してメモリをアクセスすれば、該アドレスに対応するメ
モリの格納場所の内容であるキーとデータとが読出され
る。この際、アドレスと格納場所は一対一対応している
が、アドレスとキーとは対応がとれていない。従って、
キーの昇順又は降順にメモリに格納されても、キーに対
応して即座にアドレスを決定するととはできない。
従来、上記メモリをキーでアクセスする時、ポインタを
設け、瞼該ポインタを＠θ″から順次歩道させて、歩道
の毎にメモリをアクセス１、各格納場所を順次読みだし
、その読出されたキーを目的のキーと比較し、一致する
ものを求めていた。そして、次に再びキーでアクセスす
る時、同じくポインタを′０″から歩進させる上記動作
を操シ返していた。つｔｐｌ一致するものを見つけるの
に、いろいろ″０″から開始していたので、索引に非常
に不発明は連続したアクセスでは、キーの値が槍かよっ
ていることに着目し、上記欠点を無くすことを目的とし
ている。
設け、瞼該ポインタを＠θ″から順次歩道させて、歩道
の毎にメモリをアクセス１、各格納場所を順次読みだし
、その読出されたキーを目的のキーと比較し、一致する
ものを求めていた。そして、次に再びキーでアクセスす
る時、同じくポインタを′０″から歩進させる上記動作
を操シ返していた。つｔｐｌ一致するものを見つけるの
に、いろいろ″０″から開始していたので、索引に非常
に不発明は連続したアクセスでは、キーの値が槍かよっ
ていることに着目し、上記欠点を無くすことを目的とし
ている。
この目的は、続出すべき格納場所を指定するポインタ、
該ポインタに対応する格納場所に格納されるキーを保持
するキー保持部、検索すべきキーが格納されるキーレジ
スタ、メモリから続出されたキー及びデータが格納され
る続出レジスタ、上記ポインタを増加方向又は減少方向
に歩進する歩進部、上記キー保持部とキーレジスタとの
内容を比較し該歩進部に対し歩進方向を指示し、上記ポ
インタで示される格納場所からび出されたキー及びデー
タを絖出し上記続出レジスタへセットし、該読出しレジ
スタの内容と上記キーレジスタの内容とを比較し、不一
致の時上記ポインタを上記指示された方向へ歩進し上記
メモリをアクセスするの よう制御し、一致件喪時上記読出しレジスタの内容のう
ちデータ部を出力するとともに、同キ一部をキー保持部
へ格納するよう制御するによって達成される。以下、図
面によ）本発明の詳細な説明する。
該ポインタに対応する格納場所に格納されるキーを保持
するキー保持部、検索すべきキーが格納されるキーレジ
スタ、メモリから続出されたキー及びデータが格納され
る続出レジスタ、上記ポインタを増加方向又は減少方向
に歩進する歩進部、上記キー保持部とキーレジスタとの
内容を比較し該歩進部に対し歩進方向を指示し、上記ポ
インタで示される格納場所からび出されたキー及びデー
タを絖出し上記続出レジスタへセットし、該読出しレジ
スタの内容と上記キーレジスタの内容とを比較し、不一
致の時上記ポインタを上記指示された方向へ歩進し上記
メモリをアクセスするの よう制御し、一致件喪時上記読出しレジスタの内容のう
ちデータ部を出力するとともに、同キ一部をキー保持部
へ格納するよう制御するによって達成される。以下、図
面によ）本発明の詳細な説明する。
図は本発明の実施例であり、図において、五は格納場所
、２は仇出しレジスタ、３はキーレジスタ、４はキー保
持部、５はポインタ、６は歩進部である歩進回路、７は
デーーダ、８はキー保持部４とキーレジスタ３との大小
を比較する演算器、９は読出しレジスタ２のキ一部とキ
ーレジスタ３の内容との一致を検出する一致恢出回路、
ｌＯと１１はゲート回路、１２は出力レジスタ、１３は
メモリである。
、２は仇出しレジスタ、３はキーレジスタ、４はキー保
持部、５はポインタ、６は歩進部である歩進回路、７は
デーーダ、８はキー保持部４とキーレジスタ３との大小
を比較する演算器、９は読出しレジスタ２のキ一部とキ
ーレジスタ３の内容との一致を検出する一致恢出回路、
ｌＯと１１はゲート回路、１２は出力レジスタ、１３は
メモリである。
上ｄピ実施例において、メモリ１３の格納場所０１０１
ＫＦｉ、キーである「あ」とデータｒＡＪが、０１０
２にはキーである「あい」とゲータｒＢＪが、・・・・
・・・・・０１０７にはキーである「あく」とデータ「
Ｇ」が夫々格納されているとする。そして、イニシャル
状態でキー「おお」が指定されたとすると、動作は以下
の如くなる。キー保持部４はイニシャル状態故に０″が
格納されてお９、キーレジスタ３には「あお」が格納さ
れる。演算器８は（「おお」−ｒＯＪ ）を行ない結果
が正故に歩進回路６は増加方向へ歩進する増加モードに
設定される。（もし負になれば、減少モードに設定され
る）。そして、ポインタ５には”ｏ ｏ ｏ ｏ″が入
っており、メモリ９の格納場所「００００」番地がアク
セスされる。
ＫＦｉ、キーである「あ」とデータｒＡＪが、０１０
２にはキーである「あい」とゲータｒＢＪが、・・・・
・・・・・０１０７にはキーである「あく」とデータ「
Ｇ」が夫々格納されているとする。そして、イニシャル
状態でキー「おお」が指定されたとすると、動作は以下
の如くなる。キー保持部４はイニシャル状態故に０″が
格納されてお９、キーレジスタ３には「あお」が格納さ
れる。演算器８は（「おお」−ｒＯＪ ）を行ない結果
が正故に歩進回路６は増加方向へ歩進する増加モードに
設定される。（もし負になれば、減少モードに設定され
る）。そして、ポインタ５には”ｏ ｏ ｏ ｏ″が入
っており、メモリ９の格納場所「００００」番地がアク
セスされる。
「００００」番地の内容が続出しレジスタに読出される
とそのキ一部「ア」とキーレジスタ３の内容が一致する
か否かが、一致検出回路９で検出され、当然不一致故に
、歩進回路６を起動する。歩進回路６は増加モードｉＣ
設定されているから、ポインタ５を＋１し、”０００１
”とする。以下同様にして、ポインタ５のか進は続けら
れ、“０１０４”になり、「あおり」が絖出しレジスタ
２に読出される。すると、一致検出回路９は一致を検出
し、ゲート１０とゲート１１を付勢する。
とそのキ一部「ア」とキーレジスタ３の内容が一致する
か否かが、一致検出回路９で検出され、当然不一致故に
、歩進回路６を起動する。歩進回路６は増加モードｉＣ
設定されているから、ポインタ５を＋１し、”０００１
”とする。以下同様にして、ポインタ５のか進は続けら
れ、“０１０４”になり、「あおり」が絖出しレジスタ
２に読出される。すると、一致検出回路９は一致を検出
し、ゲート１０とゲート１１を付勢する。
ゲート１０が付勢されると読出しレジスタ２のデータ部
りが出力レジスタ１２に設定されると共に、ゲート１１
が付勢されるのでキー保持部４には「おお」が格納され
ることになる。ポインタは”０１０４”となっている。
りが出力レジスタ１２に設定されると共に、ゲート１１
が付勢されるのでキー保持部４には「おお」が格納され
ることになる。ポインタは”０１０４”となっている。
ここで次のキー「あい」がキーレジスタ３に与えられる
と、（「あい」−「あお」）なる演算が行なわれ、演算
器８は負を出力し、歩進回路６を減少モードに設定する
。ポインタの値”０１０４″に対応するメモリ１３の格
納場所の内容が胱出しレジスタ２に続出されるも、一致
検出回路９は不一致を検出し、歩進回路６を起動する。
と、（「あい」−「あお」）なる演算が行なわれ、演算
器８は負を出力し、歩進回路６を減少モードに設定する
。ポインタの値”０１０４″に対応するメモリ１３の格
納場所の内容が胱出しレジスタ２に続出されるも、一致
検出回路９は不一致を検出し、歩進回路６を起動する。
歩進回路６は減少モード故にポインタ５の内容を”０１
０３″に歩進し、メモリ１３を７クセ不する。そして、
「らうＣ」なる情報が読出しレジスタ２に格納されるも
、−欽偵出回路９は不一致を検出し、歩道回路６を起動
する。そして、ポインタは”０１０２”とな夛、「あい
Ｂ」が読出しレジスタ２に続出される。
０３″に歩進し、メモリ１３を７クセ不する。そして、
「らうＣ」なる情報が読出しレジスタ２に格納されるも
、−欽偵出回路９は不一致を検出し、歩道回路６を起動
する。そして、ポインタは”０１０２”とな夛、「あい
Ｂ」が読出しレジスタ２に続出される。
ここで−数構出回路９は一致を検出し、データ部′Ｂ″
を出力レジスタ１２へ、キ一部「あい」をキー保持部４
へ格納することとなる。尚、ポインタ５は”０１０２″
となったままでおる。
を出力レジスタ１２へ、キ一部「あい」をキー保持部４
へ格納することとなる。尚、ポインタ５は”０１０２″
となったままでおる。
以上述べた如く、本発明によれば、データ検索で、その
直前に行なわれ九キーを保存しておき、目的の午−と保
存されていたキーとの大小関係でポインタの進む方向を
決定し、以後メモリを該ポインタによシ順次アクセスし
て、目的のキーに対応するデータを検索するようにした
ので、従来の如く常に０査地からサーチを行なうよシ、
早い時１１１ｊで検索を行なえる。特に、キーが外胴、
師順に格納されていることを考瀘し、連続したアクセス
が、略近寄ったキー値であることを巧みに本発明は利用
している。
直前に行なわれ九キーを保存しておき、目的の午−と保
存されていたキーとの大小関係でポインタの進む方向を
決定し、以後メモリを該ポインタによシ順次アクセスし
て、目的のキーに対応するデータを検索するようにした
ので、従来の如く常に０査地からサーチを行なうよシ、
早い時１１１ｊで検索を行なえる。特に、キーが外胴、
師順に格納されていることを考瀘し、連続したアクセス
が、略近寄ったキー値であることを巧みに本発明は利用
している。
尚、上記実施例において、ボ青ンタ、中−保持部、キー
レジスタブ等を、アドレシング可能なメモリ上に対応さ
せ、更１では、キー及びデータを格納シティるメモリの
一部に対応させてもよいのは勿論である。
レジスタブ等を、アドレシング可能なメモリ上に対応さ
せ、更１では、キー及びデータを格納シティるメモリの
一部に対応させてもよいのは勿論である。
図は本発明の実施例であ６０図において、２は読出しレ
ジスタ、３はキーレジスタ、４は片−保持部、５はポイ
ンタ、６は歩進回路、１２は出力レジスタである
ジスタ、３はキーレジスタ、４は片−保持部、５はポイ
ンタ、６は歩進回路、１２は出力レジスタである
Claims (1)
- 【特許請求の範囲】 キー及び該キーに対応するデータを格納するメモリを備
え、任意のキーに対応するデータをメモリより読出する
データ検索方式において、続出すべき格納場所を指定す
るポインタ、該ポインタに対応する格納場所に格納され
るキーを保持するキー保持部、検索すべきキーが格納さ
れるキーレジスタ、メモリから読出され九キー及びデー
タが格納される続出レジスタ、上記ポインタを増加方向
又は減少方向に歩進する歩道部、上記キー保持部と←レ
ジスタとの内容を比較し該歩進部に対し歩進方向を指示
し、上記ポインタで示される格納場所から配と出された
キー及びデータを続出し上Ｈピ胱出しジスタヘセソトし
、＃絞出しレジスタの内界と上記キーレジスタの内容と
を比較し、不一致の時上記ポインタを上記指示された方
向へ歩進し上記メモの りをアクセスするよう制御し、一致けれ時手記読出しレ
ジスタの内容のうちデータ部を出力するとともに、同キ
一部をキー保持部へ格納するよう制御したことを特徴と
するデータ検索方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56155266A JPS5856145A (ja) | 1981-09-30 | 1981-09-30 | デ−タ検索方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56155266A JPS5856145A (ja) | 1981-09-30 | 1981-09-30 | デ−タ検索方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5856145A true JPS5856145A (ja) | 1983-04-02 |
Family
ID=15602147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56155266A Pending JPS5856145A (ja) | 1981-09-30 | 1981-09-30 | デ−タ検索方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5856145A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62121669U (ja) * | 1986-01-22 | 1987-08-01 | ||
| JPS63241633A (ja) * | 1987-03-28 | 1988-10-06 | Hitachi Ltd | レコ−ド検索方式 |
-
1981
- 1981-09-30 JP JP56155266A patent/JPS5856145A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62121669U (ja) * | 1986-01-22 | 1987-08-01 | ||
| JPS63241633A (ja) * | 1987-03-28 | 1988-10-06 | Hitachi Ltd | レコ−ド検索方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950007448B1 (ko) | 집적회로 메모리 시스템 | |
| US3938100A (en) | Virtual addressing apparatus for addressing the memory of a computer utilizing associative addressing techniques | |
| US4937738A (en) | Data processing system which selectively bypasses a cache memory in fetching information based upon bit information of an instruction | |
| JPS5856145A (ja) | デ−タ検索方式 | |
| JP3494676B2 (ja) | 不揮発性半導体記憶装置とデータ書換／読出方法 | |
| JPH0449142B2 (ja) | ||
| JPS6184753A (ja) | バツフアメモリ | |
| US3512134A (en) | Apparatus for performing file search in a digital computer | |
| JPS60252973A (ja) | ダイナミツクロ−デイング制御方式 | |
| JPS6046456B2 (ja) | デ−タアクセス装置 | |
| JPH01177145A (ja) | 情報処理装置 | |
| JP2605868B2 (ja) | メモリ内容表示機能付電話機のメモリ内容検索方法 | |
| JPS589452B2 (ja) | フア−ムウエアホウシキ | |
| JPS63318649A (ja) | フリ−リスト管理方式 | |
| SU624296A1 (ru) | Ассоциативное запоминающее устройство | |
| JPS6143734B2 (ja) | ||
| JPS6310454B2 (ja) | ||
| JPS633351A (ja) | バツフア検索制御方式 | |
| JPH03274595A (ja) | パターン辞書管理方式 | |
| JPH0212350A (ja) | 情報処理装置 | |
| JPS63727A (ja) | 情報検索方法 | |
| JPH01260530A (ja) | データファイル装置 | |
| JPH01161438A (ja) | 先取命令無効化処理方式 | |
| JPS6175944A (ja) | アドレス変換装置 | |
| JPH0232438A (ja) | キャッシュ付入出力制御装置 |