JPS63727A

JPS63727A - 情報検索方法

Info

Publication number: JPS63727A
Application number: JP61144148A
Authority: JP
Inventors: Toru Yamagishi; 亨山岸
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 1986-06-20
Filing date: 1986-06-20
Publication date: 1988-01-05

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は高速にデータ検索が可能な情報検索方法に関す
る。

（従来の技術）従来から、メモリに記憶されている多数のデータの中か
ら特定のデータを読み出しこれを！′１索する方法は種
々あり、例えば、つざのような装置を用いて行なわれて
いる。

第６図は従来の情報検索方法に用いられた情報検索装置
の構成図である。

１はＣＰＩＪ、２はメモリであり、ＣＰＵＩはデータバ
ス、アドレスバス（図示せず）等を介してメモリ２に接
続されている。

第２図はメモリ２に記憶されているデータの内容を示す
図である。同図中、左側は１６進数で１６８　＋　ｔＭ
４成の番地列、その右側は１（文字）データが１ＢＶｔ
ｅで構成される８Ｂｙｔｅ構成のデータ列を示す。例え
ば、ｒ＆Ｈ８０００Ｊ番地のデータはｒＡＪ、ｒ＆Ｈ８
００１Ｊ番地のデータは「Ａ」、・・・・・・である。

第６図に示す情報検索装置において、ｃｐｕｉはメモリ
２に対してデータ読み出し命令を出し、これに基づいて
、メモリ２は指定範囲の各番地に対応したデータを順次
、データバス上に出力する。

そして、データバス上のデータとＣＰＵ１内蔵のレジス
タに一旦記憶されている検索すべきデータとの比較が行
なわれ、メモリ２から読み出されたデータの値と検索す
べきデータの値とが等しくなったとき、ＣＰＵ１はメモ
リ２からのデータ読み出しを停止する。そしてその時の
メモリ２の番地を弛のメモリに記憶させる。

こうして、検索すべぎデータと同じデータが何番地に記
憶されているのかを検索することができる。

このようなデータ検索のステップはＣＰＵ１のソフトウ
ェアにより実行される。

例えば、第２図に示すデータの中から、データｒ　、Ｘ
　Ｘ　Ｄロロロロロ」　（口はスペース）を検索したい
とき、ｃｐｕｉはソフトウェアでメモリ２のｒ＆Ｈ８０
００Ｊ番地以降、各番地に対応したデータを８ＢＶｔｅ
づつ読み出す。第１回目の読み出すはｒ＆Ｈ８０００Ｊ
ｔｒ地〜ｒ＆Ｈ８００７Ｊ番地のデータｒＡＡＡＣロロ
ロロ」である。

ｃｐｕｉ内のレジスタに記憶されている検索すべきデー
タｒｘｘｏロロロロロ」の値と、データバス上に出力さ
れているメモリ２から読み出されたデータの値とを順次
比較する。そしてメモリ２の番地がｒ＆Ｈ８０３０Ｊ番
地〜「＆ト１８ｏ３７」番地のデータｒｘｘｏロロロロ
ロ」がデータバス上に出力されると、ＣＰＵ１はこのデ
ータと上記検索すべきデータとの比較が行なわれ、両者
の値が等しいことを検出し、メモリ２からのデータ読み
出しを停止する。そしてこの時のメモリ２の番地（ｒ＆
Ｈ８０３０Ｊ〜ｒ＆Ｈ８０３７Ｊ　’）を図示しない他
のメモリに記憶させる。

こうして、ここでデータ検索は終了する。

また、メモリ２に記憶されているデータの中から、ｒＸ
？Ｄロロロロロ」（？は何でも良い）というデータを検
索したいとき、前述したように、ＣＰＵ　１はソフトウ
ェアでメモリ２のｒ＆Ｈ８０００」番地以降、各番地に
対応したデータを８Ｂｙｔｅづつ読み出し、ＣＰＵ１の
レジスタに記憶されである検索すべきデータｒＸ？Ｄロ
ロロロロ」の値と、データバス上に出力されているメモ
リ２から読み出されたデータの値とを１　Ｂｙｔｅつづ
順次比較し、「？」のときは比較しないで、データ検索
を行なっていた。

（発明が解決しようとする問題点）上ｊホした従来の情報検索方法は、ＣＰＵ１にてメモリ
２から読み出されたデータと、ＣＰＵ１内のレジスタに
記憶されている検索すべきデータとの比較および一致検
出を行なっており、専らＣＰＵ１のソフトウェアに依存
しているから、データ検索に時間がかかり、特に比較す
べきデータが多聞であると多大の時間がかかつていた。

（問題点を解決するための手段）上述した問題点を解決するために、本発明は情報検索方
法を、データ一致判定部の比較用レジス５りに検索すべ
きデータを記憶する第１のステップと、前記データ一致
判定部のレジスタに、メモリから読み出されたデータの
うち所望のデータ部分との一致を行なうためのデータを
記憶する第２のステップと、ダイレクトメモリアクセス
コン１−ローラの制御により前記メモリの所定番地範囲
のデータを前記データ一致判定部のデータレジスタに一
度に全部または一部づつ転送する第３のステップと、萌
記データ一致判定部にて前記データレジスタのデータと
前記検索データとの比較を１１ない、両者のデータが一
致しないとき、再び前記第３のステップを行ない、また
、両者のデータが一致するときは、後述の第５のステッ
プに移行する第４のステップと、前記第４のステップに
て一致したデータに対応する前記メモリの番地を記憶す
る第５のステップと、前記第４のステップにて萌記メモ
リの所定番地範囲の全てのデータと前記検索データとの
データ比較が終了すると、前記第４のステップを終了す
る第６のステップとを有するものとした。

（実施例）本発明になる情報検索方法は、主に、ＣＰＵ１のソフト
ウェアにサポートされて、後述するダイレクトメモリア
クセスコントローラ３の制御により、メモリ２からの読
み出しデータと後述のデータ一致判定部４内のレジスタ
に記憶されている検索すべきデータとを比較して、高速
のデータ検索を行なおうとするものである。

本発明になる情報検索方法につき説明する。

第１図は本発明になる情報検索方法に用いられる情報検
索装置の構成図である。

同図において、１は情報検索装首全体の制御を司どるＣ
ＰＵ、２はデータを記憶するためのメモリ、３はダイレ
クトメモリアクセスコントローラ〈以下、Ｄ　Ｍ　Ａ　
Ｃと略す）、４はデータ一致判定部である。

メモリ２には第２図に示すデータ内容が記憶されており
、記憶されているデータは８Ｂｙｔｅを単位として、ｒ
　＆　ｌ−１８０００Ｊ番地〜ｒ＆１−（８ＦＦＦＪ番
地に記憶されている。

ＤＭＡＣ５はメモリ２とデータ一致判定部４との間のデ
ータ転送を高速に行なうための制御を行なうものである
。データ一致判定部４はそこに記憶されている検索すべ
きデータと、メモリ２から読み出されデータバス上に出
力されている現データとの一致を判定するものである。

なお、ここでは詳述しないが、ＣＰＵ　１はメモリ２、
ＤＭＡＣ５およびデータ一致判定部４とデータバス、ア
ドレスバス（図示せず）等を介し接続されている。

第３図はデータ一致判定部４の一実施例村１１成である
。同図において、Ｒ１−Ｒ８はデータを一時記憶してお
くためのデータレジスタ、Ｃ１〜Ｃ８は検索すべきデー
タを記憶しておくための比較用レジスタ、×１〜×８は
ＥＸ−ＯＲ回路、８１〜Ｂ８はインバータ、８１〜Ｓ８
は８　Ｂ　ｙ　ｔ　ｅ　構成のデータの所望のデータ部
分（例えば、１　Ｂｙｔｅ目あるいは２．３Ｂｙｔｅ目
）との−致を行なうためのレジスタ、Ｎ１〜Ｎ８はＯＲ
回路、ＡＱはＡＮＤ回路である。データレジスタＲ１〜
Ｒ８、比較用レジスタＣ１〜Ｃ８およびレジスタ８１〜
Ｓ８の各入力側はデータバスに接続されている。

第４図は第１図に示す情報検索装置を構成するデータ一
致判定部４に第３図および後述する第５図に示す実施例
構成を適用した際の、データ検索動作のフローチャート
である。

つぎに本発明になる情報検索方法に用いられる情報検索
装置の動作につき説明する。

（１）まず、ＣＰＵ　１はデータ一致判定部４内の比較
用レジスタＣ１〜Ｃ８に８Ｂｙｔｅの検索すべきデータ
ｒＸＸＤロロロロロ」を記憶させる。

すなわら、比較用レジスタＣＩに１Ｂｙｔｅのデータ「
×Ｊ、以下、レジスタＣ２にデータｒＸＪ、レジスタＣ
３にデータ「Ｄ」、レジスタＣ４〜Ｃ８にデータ「口］
を記憶する。

■データレジスタＲ１−Ｒ８にはメモリ２のｒ＆Ｈ８０
００Ｊ番地以降、各番地に対応したデータがメモリ２か
ら読み出され、データバス上に出力されている８Ｂｙｔ
ｅのデータが記憶される。

例えば、データバス上に出力されている「＆）〜」８０
４８Ｊ番地のデータｒＸＴＰ〜ＩＲロロロ」がデータレ
ジスタＲ１〜Ｒ８に記憶されているとする。

（３）　Ｅ　Ｘ　−ＯＲ回路×１〜×８は比較用レジス
タＣ１〜Ｃ８の出力データとデータレジスタＲ１−８日
の出力データとが一致すると、出力ｒＯＪとなり、両者
の値が一致しないと、出力「１」と！よる。

こうして、データレジスタＲ１〜Ｒ８の出力データ「Ｘ
　Ｙ　Ｐ　Ｎｉ　Ｒローロ」と、比較用レジスタＣ１〜
Ｃ８の出力ｒｘｘｏロロロロロ」との泊を比較すると、
両者のデータのうち、１Ｂｙｔｅ目の７’−’）ｒＸＪ
と６〜８Ｂｙｔｅ目のデータ「ロロロ」とが−致する。

このため、ＥＸ−ＯＲ回路×１、×６〜×８の各出力は
「０」、これ以外の出力は「１」になる。

（４）　Ｅ　Ｘ　−ＯＲ回路×１〜×８の出力はインバ
ータ８１〜Ｂ８にて反転される。インバータ８１゜８６
〜Ｂ８の各出力は「１」、これ以外の出力は「０」とな
る。

（５）レジスタＳ１〜Ｓ８は、８ＢＶｔｅで構成される
データの何Ｂｙｔｅ目のデータび分とインバータＸ１〜
×８からの出力とを比較するのかを適宜、決めることが
できるレジスタである。そこでレジスタ８１〜Ｓ８には
「１」あるいは「０」が記憶される。

例えば、レジスタ８１〜Ｓ８のデータが全て「０」のと
き、ＯＲ回路Ｎ１〜Ｎ８からは、インバータＸ１〜×８
から出力ｒ１００００１１１Ｊがそのまま出力される。

また、レジスタＳ＋〜Ｓ８のデータが全て「１」のとき
、ＯＲ回路Ｎ１〜Ｎ８からは、インバータｘ１〜×８か
ら出力が無視され、レジスタＳ１〜Ｓ８のデータＭ　１
１１１１１１Ｊのみが出力される。

■ＡＮＤ回路Ａｏは、ＯＲ回路Ｎ１〜Ｎ日の出力が全て
「１」のとき、「１」となる。比較用レジスタＣ１〜Ｃ
８にｒＸＸＤロロロロロ」のデータが記憶され、データ
レジスタＲ１〜Ｒ８に［ＸＹＰＭＲロロロ」のデータが
記憶され、そしてレジスタ＄１〜Ｓ８に「００００ｏ０
０ｏ」のデータが記憶されているとき、すなわち、８Ｂ
ｙｔｅ全てのデータを比較するときは、ＡＮＤ回路ＡＯ
の出力はｒＯＪとなる。また、レジスタ８１〜Ｓ８に記
憶しであるデータがｒｏｌｌｌｌｌｌｏＪであるとき、
すなわち、８Ｂｙｔｅ構成のデータのＩＢｙｔｅ目と８
ＢＶｔｅ目との一致を検索するとき、データレジスタＲ
１のデータｒＸＪと比較用レジスタＣ１のデータ「×」
との比較、データレジスタＲ８のデータ「口」と比較用
レジスタＣＢのデータＣ口」との比較だけをすることに
なり、ＥＸ−ＯＲ回路Ｘ＋、Ｘａ（７）各出力は「Ｏ」
、インバータＢ＋、Ｂｅの各出力は「１」、レジスタＳ
＋、Ｓａの各データは「０」であるから、したがって、
ＥＸ−ＯＲ回路×１〜×８の出力は全て「１」となり、
ＡＮＤ回路Ａｏの出力は「１」となる。

こうして、データ検索動作が終了する。

上述した（１）〜■のデータ検索動作を、第２図に示す
メモリ２に記憶されているデータ全体に亘り行なうと、
第４図に示すフローチャートにより表現できることにな
る。

ステップ（１）・・・データ一致判定部４の比較用レジ
スタＣ１〜Ｃ８に検索すべきデータを記憶する。

ステップ■・・・データ一致判定部４のレジスタＳ１〜
Ｓ８にメモリ２から読み出されたデータのうち所望のデ
ータ部分との一致を行なうためのデータを記憶する。

ステップ（３）・・・ＣＰＵ１にサポートされたＤ　Ｍ
　ＡＣ３は、メモリ２においてデータ検索の対象となっ
ている番地のデータを、８Ｂｙｔｅづつ、データバスを
介してデータ一致判定部４のデータレジスタＲ＋−Ｒｓ
に転送するよう、メモリ２およびデータ一致判定部４を
制量する。これにより、データレジスタＲ１〜Ｒ８には
メモリ２からのデータが入力され、ここに記憶される。

（ＤＭＡＣ３からＢＢｙｔｅつづｒ＆Ｈ８００○」番地
〜ｒ＆Ｈ８ＦＦ８Ｊ番地のデータをデータレジスタＲ１
〜Ｒ８に転送する。）ステップ（４）・・・データ一致判定部４にて、データ
レジスタＲ１〜Ｒ８の出力データと比較用レジスタＣ１
〜Ｃ８の検索すべきデータとの比較が行なわれる。

そして、ステップ（■により、データレジスタＲ１〜Ｒ
８のデータと、比較用レジスタＣ１〜Ｃ８のデータとの
比較がなされるが、両者は一致せず、またメモリ２の最
終番地（ｒ＆）１８ＦＦＦＪ　）のデータでもないとき
は、「他」の方へ分岐しステップ（３）の入力側に再び
戻される。この動作は両者のデータが一致するまで続け
られる。

なお、ＤＭＡＣ５によりメモリ２からデーター致検出部
４にデータが転送されている転送中は、ステップ（４）
におけるこの比較はされない。

そしてステップ（３）で両者のデータが一致すると、「
−致」の方へ分岐しステップ（ωに移行する。

ステップ（５）・・・ステップ（４）にて判定された一
致データに対応するメモリ２の番地をＣＰＵ１に退避さ
せここで−旦記憶した後、図示しない他のメモリに、こ
のときの番地を記憶する。

そして、ステップ（５）の出力側はまたステップ（３）
の入力側に戻り、引き続いてメモリ２のデータとデータ
ー致検出部４の検索すべきデータとの比較を行なう。

このようにして、データ検索の対象となっている番地の
データのデータ検索が終了すると、ステップ（４）はｒ
ＥＮ［）Ｊに移行する。

こうして、データ検索は終了する。

第５図はデータ一致判定部４の他の実施例構成である。

同図に示す構成は第２図に示す構成と路間−であり、異
なるのはデータレジスタＲ＋−〜Ｒ８−がシフトレジス
タで構成されていることである。

データレジスタＲ１−の入力側はデータバスに接続され
ている。

第５図に示すデータ一致判定部４の動作は、データレジ
スタＲ＋−〜Ｒｓ−に転送りロックが入力されると、デ
ータバスを介して印加されたデータは、データレジスタ
Ｒ１−→Ｒ２′→Ｒ３−→。

・・・・・・、→Ｒ７−→Ｒｓ−と移動する。データレ
ジスタＲ＋−〜Ｒ８−の出力を用いのデータ検索動作は
前述した第４図に示すものと同一動作であるので、この
説明は省略する。

第５図に示すデータ一致判定部４の実施例構成を第１図
に示す情報検索装置のデータ一致判定部４に適用した際
のフローチャートは、前ｊボした第４図に示すフローチ
ャートと同一である。

ただし、第５図に示すデータ一致判定部４の動作は、ス
テップ（３）において、８Ｂｙｔｅのデータをデータレ
ジスタＲ１〜Ｒ８に一度に記憶する第３図に示すものと
異なり、８Ｂｙｔｅのデータを１Ｂｙｔｅづつ、転送り
ロックによりデータレジスタＲ１−〜Ｒｓ”に記憶する
ことである。

８Ｂｙｔｅのデータを１Ｂｙｔｅづつ、転送りロックに
よりデータレジスタＲ１−〜Ｒ８−に記憶する際には、
データ一致判定部４の一致（言回の検出は禁止されてい
ない。

例えば、ｒ＆Ｈ８０００Ｊ番地からのデータｒＡＡＡロ
ロロロロ」と検索すべきデータ「Ｘ×Ｄロロロロロ」と
の比較であると、データレジスタＲ１−〜Ｒｅ”の初期
記憶状態は「ロロロロロロロロ」という状態になる。こ
れに転送りロックが８同人ると、つぎのように変化する
。

クロック１回・・・・・・・・・「ロロロロロロロロＪ
クロック２回・・・・・・・・・「ロロロロロロロロ」
クロック３回・・・・・・・・・「ロロロロロロロロ」
クロック４回・・・・・・・・・「ロロロロロロロロ」
クロック５回・・・・・・・・・「ロロロロロロロロ」
クロック６回・・・・・・・・・「△ロロロロロロロ」
クロック７回・・・・・・・・・「ＡＡロロロロロロ」
クロック８回・・・・・・・・・ｒＡＡ△ロロロロロＪ
この各回ごとに検索すべきデータとの比較がなされる。

比較用レジスタＣ１〜Ｃ８にデータｒｘｘｏロロロロロ」を記憶し、レジスタＳ１〜Ｓ８に
データｒｏｏｏｏｏｏｏ○」が記憶しであると、この場
合は一致しない。

ところが、「＆ト１８０１０」番地〜「＆ト１８０１７
」番地のデータｒＤＢＸＸＤロロロ」を転送すると、つ
ぎのようになる。

クロック１回・・・・・・・・・「ロロロロロロロロ」
クロック２回・・・・・・・・・「ロロロロロロロロ］
クロック３回・・・・・・・・・「ロロロロロロロロ」
クロック４回・・・・・・・・・「Ｄロロロロロロロ」
クロック５回・・・・・・・・・ｒＸＤロロロロロロ」
クロック６回・・・・・・・・・ｒｘｘｏロロロロロ」
クロック７回・・・・・・・・・ｒｓｘｘｏロロロロ」
クロック８回・・・・・・・・・ｒＤＢＸＸＤロロロ」
このとぎクロック６回で一致する。

すなわち、第５図に示すデーター致検出部４の構成を用
いれば、あるデータの中に特定の連続したデータが含ま
れているかどうかを１３速に判定できる。

クロック６回で一致すると、第４図のステップ（５）に
移行し、ｃｐｕ　ｉを介してこの番地は図示しない他の
メモリに記憶される。ステップ（３）に戻ったときクロ
ック７回目から再び比較がなされる。

（発明の効果）上述したように、本発明によれば、ＣＰＵにてメモリか
ら読み出されたデータと、ＣＰＵ内のレジスタに記憶さ
れている検索すべきデータとの比較および一致検出を行
なう従来の情報検索方法に比較して、高速にデータ検索
を行なうことができる。

【図面の簡単な説明】

第１図は本発明になる情報検索方法に用いられる情報検
索装置の構成図、第２図はメモリ２に記憶されているデ
ータの内容を示す図、第３図はデータ一致判定部４の一
実施例構成、第４図は第１図に示す情報検索装置を構成
するデータ一致判定部４に第３図および第５図に示す実
施例構成を適用した際の、検出動作のフローチャート、
第５図はデータ一致判定部４の他の実施例構成、第６図
は従来の情報検索方法に用いられた情報検索装置の構成
図である。１・・・ｃｐｕ。２・・・メモリ、３・・・ダイレフ１−メモリアクセスコントローラ。ＭＡＣ１４・・・データ一致判定部、０１〜Ｃ８・・・比較用レジスタ、Ｒ１〜Ｒ日・・・データレジスタ、Ｒ＋′〜Ｒ８−・・・シフトレジスタ、＄１〜Ｓ８・・
・レジスタ。第１図＆Ｈ８０００Ａ　Ａ　Ａロロロロロ８００８ＭＢＣＤロロロロｓｏ＋ｏＤＢＸＸＤロロロ５ｏｂｓ　Ｚ　ＡＣＫ　Ｂロロロ８０２ＯＫ　Ｃロロロロロロ８０２８ＳＡＱＡ８０口口ｓｏ、５ｏＸＸＤロロロロロ８０３８ＢＸＹＺＡロロロ８０４０　Ｌ　Ｋ　ＭＡロロロロ８０４８ＸＹＰＭＲロロロ８ＦＦ８ＭＡＭＭロロロロ第２図ｃｐｔ、Ｉ＋から −毀１号

Claims

【特許請求の範囲】

データ一致判定部の比較用レジスタに検索すべきデータ
を記憶する第１のステップと、前記データ一致判定部の
レジスタに、メモリから読み出されたデータのうち所望
のデータ部分との一致を行なうためのデータを記憶する
第２のステップと、ダイレクトメモリアクセスコントロ
ーラの制御により前記メモリの所定番地範囲のデータを
前記データ一致判定部のデータレジスタに一度に全部ま
たは一部づつ転送する第３のステップと、前記データ一
致判定部にて前記データレジスタのデータと前記検索デ
ータとの比較を行ない、両者のデータが一致しないとき
、再び前記第３のステップを行ない、また、両者のデー
タが一致するときは、後述の第５のステップに移行する
第４のステップと、前記第４のステップにて一致したデ
ータに対応する前記メモリの番地を記憶する第５のステ
ップと、前記第４のステップにて前記メモリの所定番地
範囲の全てのデータと前記検索データとのデータ比較が
終了すると、前記第４のステップを終了する第６のステ
ップとを有することを特徴とする情報検索方法。