JPH0259841A - 拡張記憶制御システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 １直立１ 本発明は拡張記憶制御システムに関し、特にバックアッ
プ記憶として主アクセス記憶領域以外に拡張記憶領域を
有する主記憶装置における拡張記憶制御システムに関す
るものである。

従来技術 昨今、性能上の観点から要求される主記憶容量は増大の
一途をたどり、アーキテクチャ上プログラムが管理し得
る最大容量を超えようとしている。

この要求に対し、最近米国特許筒４，４７６．５２４号
公報に示される様に拡張メモリという考え方が導入され
てきた。これは、プログラムが意識する主メモリ装置と
は別に拡張メモリよりやや低速ではあるが、ディスク記
憶等の大容量バックアップ記憶よりははるかに高速な記
憶装置を追加し、この拡張メモリを主メモリのバックア
ップ記憶として使用しようというものである。

上述した、拡張メモリはあくまで主メモリのバツクアッ
プ記憶として使われているため、拡張メモリ上のデータ
にプログラムがアクセスする場合、拡張メモリから一世
主メモリにロードしてからでないとアクセスできず、ま
た不要となったデータの場合、主メモリから拡張メモリ
へ退避する必要もあり、データ転送時間は早いがデータ
転送自体が無くなった訳ではないので、相変わらずデー
タ転送時間がオーバヘッドになっている。

九匪例且預 そこで、本発明はこの様な従来のものの問題点を解決す
べくなされたものであって、その目的とするところは、
拡張メモリと主メモリとの間のデータ転送に相当するオ
ーバヘッドをなくした高性能の拡張記憶制御システムを
提供することにある。

発明の構成 本発明によれば、中央処理装置と入出力処理装置とによ
りアクセス可能に構成され、主アクセス記憶領域の池に
拡張記憶領域を有し、物理記憶上の番地を特定するため
の物理アドレスによりアクセスされる主記憶装置を含む
データ処理装置における拡張記憶制御システムであって
、各々が前記主記憶装置内の所定部分を示す物理アドレ
スを保持する複数のエントリよりなり、前記中央処理装
置または入出力処理装置からの前記主アクセス記憶領域
のアドレスとして指定される実アドレスによりアクセス
され、この実アドレスを前記物理アドレスに変換するア
ドレス変換テーブルを有し、前記アドレス変換テーブル
に保持されているエントリである物理アドレスを書換え
て、実アドレスと物理アドレスとの対応関係を変更自在
としてなることを特徴とする拡張記憶制御システムが得
られる。

因」１例 次に本発明について図面を参照して説明する。

第１図は本発明の一実施例を示すブロック図である０図
において、ＣＰＵＩは中央処理装置、ｌ０Ｐ２は入出力
処理装置であり、主記憶アクセス時は信号線１０．２０
に各々アクセスしようとする２４ビツトの実アドレスを
ロードする。ＭＥＭ３は３３，５５４，４３２バイトの
容量を有する主記憶装置で４，０９６バイト単位に８，
１９２個のページに分割されており、半分の４，０９６
ページが主アクセス記憶領域であり、残りの４，０９６
ページが拡張記憶領域である。

マルチプレクサ４はＣＰＵＩ、ｌ０Ｐ２の各々より供給
された実アドレスを選択するものである。

テーブル５は４，０９６個のエントリを有し、各エント
リに１３ピントの物理ページ番号を保持するもので、マ
ルチプレクサ４の出力として得られた実アドレスの上位
１２ビツトを実ページ番号として信号線４０を介して供
給され、対応する１３ビツトの物理ページ番号に変換し
て信号線５０に出力する。

ＭＥＭ３は信号線５０から供給された物理ページ番号と
信号線４１から供給されたページ内アドレスとから主記
憶上の番号が特定される。ＣＰＵ１、ｌ０Ｐ２とＭＥＭ
３とのデータの授受は信号・線１１，１２または２１．
２２を介して行なわれる。

次に具体例を用いてさらに詳細に説明する。初期状態と
して実ページ番号の０〜４，０９５がそれぞれ主アクセ
ス記憶領域の物理ページ番号の０〜４０９５に対応づけ
られ、これらのＭＥＭＢ上の各ページは必要なデータを
保持しており、またＭＥＭ３の物理ページ番号の４　、
０９６〜８，１９１は拡張記憶領域であり、初期時には
使用されていないとする。

いま、新たに１つのページをディスクよりロードする必
要が生じたとし、実ページ番号“１２３４　”を該所望
データで置換えるとすると、まずテーブル５の実ページ
番号“１，２３４°′に対応するエントリが書換えられ
る。

ロードしようとするデータが物理ページ番号“４　、０
９６”にロードされるとすると、テーブル５の実ページ
番号“１，２３４　”に対応するエントリに１６進で“
１０００”が書き込まれた後、ｌ０Ｐ２がディスク装置
（図示せず）より１６進の実アドレス“４０２０００〜
４０２ＦＦＦ″に対応する１６進の物理アドレス゛１０
０００００〜１００ＯＦＦＦ　”のＭＥＭ３上の領域に
所望のデータをロードする。旧の実ページ番号“１，２
３４　”に対応するＭＥＭＢ上の領域（１６進の物理ア
ドレスで“４０２０００〜４０２ＦＦＦ”“）はそのま
ま残る。

以下同様の動作で未使用の物理ページを使用しながら処
理か進む、その後、上記１６進の物理アドレス°’　４
０２０００〜４０２ＦＦＦに保持されたページを再度Ｃ
Ｐ　ｔＪ　ｌ上のプログラムが使用する必要が生じ、実
ページ番号“’２，３４５”をこのページで置き変える
とすると、テーブル５の実ページ番号″２，３４５′′
に対応するエントリに１６進で“０４０２””が書込ま
れる。この場合ＭＥＭ３の１６進の物理アドレス°’　
４０２０００〜４０２ＦＦＦ”には既に所望のデータか
保持されているので、チークル５の書換えだけで済んで
しまう。

発明の詳細 な説明したように、本発明によれば、プログラムが意識
する主アクセス記憶領域とそのバックアップ記憶として
使用される拡張記憶領域を有する主メモリと、実アドレ
スをこの主メモリ上のアドレスに変換するデープルとを
備えることにより、従来例で示したような拡張メモリと
主メモリ間のデータ転送に相当するオーバヘッドをなく
した高性能な拡張システムを実現可能であるという効果
がある。

【図面の簡単な説明】

第１図は本発明の実施例のシステムブロック図である。 主要部分の符号の説明 １・・・・・・中央処理装置 ２・・・・・・入出力処理装置 ３・・・・・・主記憶装置 ５・・・・・・アドレス変換デープル

Claims (1)

【特許請求の範囲】
1. （１）中央処理装置と入出力処理装置とによりアクセス
   可能に構成され、主アクセス記憶領域の他に拡張記憶領
   域を有し、物理記憶上の番地を特定するための物理アド
   レスによりアクセスされる主記憶装置を含むデータ処理
   装置における拡張記憶制御システムであって、各々が前
   記主記憶装置内の所定部分を示す物理アドレスを保持す
   る複数のエントリよりなり、前記中央処理装置または入
   出力処理装置からの前記主アクセス記憶領域のアドレス
   として指定される実アドレスによりアクセスされ、この
   実アドレスを前記物理アドレスに変換するアドレス変換
   テーブルを有し、前記アドレス変換テーブルに保持され
   ているエントリである物理アドレスを書換えて、実アド
   レスと物理アドレスとの対応関係を変更自在としてなる
   ことを特徴とする拡張記憶制御システム。