JPH05210570A - アドレス拡張をする方法及び手段 - Google Patents

Abstract

(57)【要約】 【目的】 小さいアドレスのサイズ（最大３１ビット）
をきわめて大きなメモリ（２の３１乗超）内のいずれか
の場所にデータ等を配置できるように拡張する方法。 【構成】 従来通りに生成された実または絶対アドレス
の上端にエクステンダＥＸＲ３４８を連結する。各ＥＸ
Ｒ３４８の値はきわめて大きなメモリのセクションを画
定し、使用されるＥＸＲ位置のタイプはＣＰ拡張アドレ
ス・モード（ＣＰＥＡＭ）フィールド３０を制御レジス
タ（ＣＲ）に設けることによって示される。ＣＰＥＡＭ
フィールドはＣＰ ＥＸＲフィールドがＡＲ、ＰＴＥ、
ＳＴＥまたはＡＳＴＥと関連付けられているかどうかを
示し、ＣＰがＤＡＴ−ＯＮモード３１で作動している場
合、アドレス変換プロセス中に、示されたＥＸＲタイプ
がアクセスされる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は中央演算処理装置及び入
出力装置の命令、オペランドならびに若干の制御テーブ
ルについて得られるアドレスに対して拡張されたアドレ
ッシングを提供する技術に係わる。具体的には、旧プロ
グラムで生成された以前の小さいサイズのアドレス（以
下小アドレスという）がきわめて大きなメモリにおいて
作動できるようにすることにある。本発明は拡張アドレ
スをメモリの同じ部分または異なる部分にマップする方
法も制御する。

【０００２】本発明を従来の論理アドレッシング（従来
の３１または２４ビットの実アドレスまたは仮想アドレ
スなどの）を使用する命令及びオペランドとともに使用
して、きわめて大きなメモリに対するアドレスを生成す
ることができる。本明細書において、きわめて大きなメ
モリとは、３１ビットのアドレスによって全部をアドレ
スすることのできない２の３１乗のデータ・ユニットを
超えるサイズを有するメモリと定義する。本発明によれ
ば、きわめて大きなメモリは２ギガバイトという従来の
最大メモリ・サイズの２００万倍のものであっても構わ
ず、しかも３１ビット（または２４ビット）のアドレス
を使用したプログラムによってアドレスすることが可能
となる。たとえば、本発明は６３ビットのサイズを有す
る実／絶対アドレスを生成できるとともに、現行タイプ
の３２ビット・アドレスの演算回路を使用することがで
きる。

【０００３】

【従来の技術】コンピュータ・システムにおけるメモリ
はより多くの、しかもより大きなプログラム及びデータ
ベースに適合するために、サイズをますます増加させて
いく傾向がある。

【０００４】現在のコンピュータ・システムは一般に、
３２ビット以下、一般的には１６ビット、２０ビット、
２４ビット及び３１ビットのサイズの実アドレスまたは
仮想アドレスを有するプログラム式命令を実行してい
る。このような仮想アドレスを使用した場合、これらの
アドレスはしばしば３２ビット以下のサイズを有する実
アドレスまたは絶対アドレスに変換される。絶対アドレ
スは複数の処理装置が同一のメモリを共用できるように
するためにプレフィクスがつけられた実アドレスであ
る。

【０００５】アドレス・サイズを拡張すると、コンピュ
ータのアドレス指定方式の複雑度が増加する。ある手法
は他の手法よりも複雑度を高くする。複雑なことの１つ
はアドレスの拡張後にプログラミングの下位互換性を維
持することである。アドレス・サイズを増加させること
を試みた周知の特許の例としては、米国特許第４６７５
８０９号、第４８２５３５８号、及び第４８６８７４０
号がある。これらの周知の特許はいずれも実アドレス拡
張機能を生成する独自の方法を提供することによって、
きわめて大きなシステム・メモリを使えるようにすると
いう本発明のアドレス拡張方法を開示していない。

【０００６】

【発明が解決しようとする課題】本発明は拡張された実
／絶対アドレッシングをコンピュータ・システムで生成
することを可能とするとともに、小アドレスとの下位互
換性を維持できるものである。本発明によって、従来の
コンピュータで使用されているタイプの小アドレスの演
算回路を使用することが可能となる。従来のアドレス拡
張方式は通常、増加したアドレス・サイズに適合するよ
うにアドレス演算回路の修正または拡張を必要とするも
のであったが、これは本発明では必要ではない。

【０００７】さらに、本発明はきわめて大きなメモリで
使用するために拡張された実／絶対アドレスを生成する
ときに、アドレス生成の速度を遅くすることを必要とし
ない。

【０００８】

【課題を解決するための手段】本発明は小さな実アドレ
ス及び絶対アドレスに対するアドレス・サイズを拡張
し、これらをきわめて大きなメモリにマップする比較的
単純な方法を提供する。たとえば、ＩＢＭ ＥＳＡ／３
９０及びＳ／３７０システムで現在使用されている実／
絶対アドレスは、現在最大の３１ビットのサイズを有し
ており、これは２ギガバイト（２ＧＢ＝２の３１乗バイ
ト）という最大システム・メモリにバイト・アドレスで
きるものである。本発明はコンピュータ・システムがき
わめて大きなメモリ（２ＧＢ超の）における任意のバイ
ト・データ単位にアドレスできるようにするとともに、
２４ビットまたは３１ビットのアドレスを生成するプロ
グラムを実行できるようにする。２４ビットまたは３１
ビットのアドレスを生成するための従来の３２ビット・
アドレス演算回路を、本発明の拡張アドレス生成方法及
び手段とともに使用することもできる。

【０００９】本発明は小アドレスを生成する種々さまざ
まな方法を利用した拡張実アドレス生成を含んでいる。
命令及びオペランドから直接生成される小アドレス（Ｅ
ＳＡ／３９０アーキテクチャにおいてＤＡＴ−ＯＦＦモ
ードを使用した）、あるいはアドレス変換から間接的に
生成される小アドレス（ＥＳＡ／３９０アーキテクチャ
においてＤＡＴ−ＯＮモードを使用した）が含まれる。
ＥＳＡ／３９０アーキテクチャについての説明は、資料
番号ＳＡ２２−７２０１でＩＢＭコーポレーションに注
文することができ、その内容を参照することによって本
明細書の一部となる「Enterprise Systems Architectur
e/390」などの周知の刊行物に記載されている。さら
に、入出力プログラム（中央演算処理装置（ＣＰ）プロ
グラムとは異なる構成となっている）などの非同期プロ
グラムは、ＣＰプログラムとは異なるそのアドレスの拡
張を処理しなければならない。

【００１０】本発明は３２ビット未満のサイズの従来方
式で生成された実アドレスまたは絶対アドレスの高位端
に連結された１つまたは複数のアドレス・エクステンダ
（ＥＸＲ）を独自に提供し、３１ビット超のサイズの実
／絶対アドレスをもたらす。「絶対アドレス」とは、そ
れぞれの処理装置に単独に割り当てられた（ＥＳＡ／３
９０アーキテクチャにしたがって）プレフィクス値によ
って実アドレスが調節された後、同一のメモリを共有す
る複数の処理装置のいずれかによって与えられ、各処理
装置がその割り当てられたプレフィクス・ページのみに
アクセスできるようにするが（他の処理装置のプレフィ
クス・ページにはアクセスできない）、メモリ内の残り
の部分（プレフィクスのついていないページ）をすべて
の処理装置が共有することを妨げない実アドレスであ
る。

【００１１】「連結」とは２つの異なるセットのビット
を、これらを単一のレジスタ内で隣り合わせにおいた
り、これらを並列バスの連続したセットのラインに転送
するか、あるいはこれらを直列バスの順次タイム・スロ
ットに転送するかして、組み合わせることをいう。ＥＸ
Ｒは小アドレスがそのアドレス生成回路から与えられる
のと同時に、あるいはそれ以前に連結プロセスに与えら
れるのが好ましい。

【００１２】各ＥＸＲ値はきわめて大きなメモリのセク
ションを画定し、小アドレスをマップするためのメモリ
・セクションの潜在的なアドレスとなる。「セクショ
ン」とはきわめて大きなメモリにマップされる小アドレ
スのうちもっとも大きいものによって画定されるきわめ
て大きなメモリの単位である。たとえば、小さな３１ビ
ット・バイトのアドレスのマッピングに合わせるための
きわめて大きなメモリの各セクションは、２の３１乗バ
イトという最大サイズを有し、これはきわめて大きなメ
モリのセクションあたり２ギガバイトのサイズとなる。

【００１３】本発明をＤＡＴ−ＯＦＦモードで作動する
ＣＰプログラムとともに使用する場合、各オペランド・
データ・アドレスに対するＥＸＲはオペランド・アドレ
ス生成に現在使用されている基本レジスタに関連したレ
ジスタ（ＥＳＡ／３９０アーキテクチャで定義されたア
クセス・レジスタＡＲなどの）に収められる。次いで、
それぞれの基本レジスタの内容、オペランドＤフィール
ド、及び関連するインデックス・レジスタの内容が小ア
ドレスの生成時にアクセスされ、使用される。関連する
ＡＲのＥＸＲ内容は生成された小アドレスの高位端に自
動的に連結され、きわめて大きなメモリにアクセスする
ために必要な拡張アドレスをもたらす。複数の基本レジ
スタの各々を異なるＥＸＲに関連付け、きわめて大きな
メモリの異なるセクションにアクセスできる異なる拡張
アドレスを生成することもできる。ＥＸＲ値を任意のＥ
ＸＲレジスタ内で変更して、関連する基本レジスタがア
クセスするメモリのセクションを変えることもできる。

【００１４】現行の処理装置の次のＣＰ命令アドレスは
小アドレスであり、これはきわめて大きなメモリのいず
れかのセクションをアドレスできるのであれば、拡張し
なければならないものである。命令アドレスは論理アド
レスであり、ＤＡＴ−ＯＮモードがが処理装置に存在し
ているのか、あるいはＤＡＴ−ＯＦＦモードが存在して
いるのかにしたがってアドレス変換を必要としたり、あ
るいは必要としなかったりするものである。ＤＡＴ−Ｏ
ＦＦモードの小さな命令アドレスの場合、ＥＸＲを制御
レジスタ（ＣＲ）フィールドまたは現行のＰＳＷ（プロ
グラム状況ワード）に一意に設けられ、これに連結され
たＥＸＲフィールドに格納することができる。ＤＡＴ−
ＯＮモードの小さな命令アドレスは、ＣＲフィールド、
または現行のＰＳＷ（プログラム状況ワード）、または
プログラムが呼び出したＡＳＴＥ（アドレス・スペース
・テーブル項目）に格納されているＥＸＲに連結でき
る。命令のアドレッシングにＥＸＲが何も指定されてい
ない場合、すべての命令はデータ・アクセスの互換性モ
ードで行われるのと同様に、きわめて大きなメモリの最
初のセクションでのみアクセスされる。

【００１５】ＤＡＴ−ＯＦＦモードにおいてアクセス・
レジスタ（ＡＲ）ハードウェアを使用することは、本発
明の新規なところである。ＡＲはこれまでＤＡＴ−ＯＦ
Ｆモードでは使い道のないものであった。これが使われ
るのはＥＳＡ／３９０アーキテクチャのＤＡＴ−ＯＮモ
ードでのみであった。ＡＲハードウェア自体をＤＡＴ−
ＯＮモードでの実アドレスの拡張には使用できないが、
これはＡＲが仮想アドレス・スペースを選択するという
以前に定義されたＡＲ機能のために使用されているから
である。

【００１６】ＤＡＴ−ＯＮモードにおいて、本発明はＣ
Ｐアドレスに対してＥＸＲを獲得するために、きわめて
大きなメモリのセクションについて異なる特性を有して
いるいくつかの異なる方法を提供する。これらの異なる
方法はすべて、従来のアドレス変換に使用されるエンテ
ィティと関連したＥＸＲフィールドを使用することに含
まれるものである。たとえば、ＥＸＲフィールドをＡＳ
ＴＥ（ＡＳＮ第２テーブル項目）と、あるいはＳＴＥ
（セグメント・テーブル項目）と、あるいはＰＴＥ（ペ
ージ・テーブル項目）と関連付けることができる。指定
された項目から読み取られたＥＸＲは、他の場合には周
知のものであるアドレス変換プロセスによって生成され
た小さな実アドレスと連結される。

【００１７】ＡＳＴＥ、ＳＴＥまたはＰＴＥの新規なＥ
ＸＲフィールドはアドレス変換プロセスに使用されるも
のではなく、アドレスの拡張のみに使用されるものであ
る。それ故、ＥＸＲフィールドの内容は従来の方法で変
換された小さな仮想アドレスの高位端に連結される。変
換プロセスに影響を及ぼさないことによって、本発明は
従来の小（たとえば、３１ビット）アドレスを、きわめ
て大きなメモリの任意の位置にアクセスできる３１ビッ
ト超のアドレスに変換することによって、このような小
さい実アドレスをもたらすプログラムとの下位互換性を
維持する。

【００１８】ＥＸＲフィールドは４８ビットの実／絶対
アドレスの生成のためにＡＳＴＥ、ＳＴＥ、ＰＴＥまた
はＡＲに１７ビットのサイズを有することができるし、
また６３ビットの実／絶対アドレスの生成のためにＡＳ
ＴＥ、ＳＴＥ、ＰＴＥまたはＡＲに３２ビットのサイズ
を有することもできる。

【００１９】ＤＡＴ−ＯＮモードにおいて、本発明によ
れば、きわめて大きなメモリに変換されたアドレスを含
んでいるページ・フレームをマップするためのセクショ
ンの選択にさまざまな度合いの融通性が可能である。こ
の融通性によって、特定のアドレス・スペースのすべて
の変換されたアドレスを、最初のセクションだけに、あ
るいは任意の単一のセクションに、あるいはきわめて大
きなメモリの２つのセクションからすべてのセクション
までを含む複数のセクションにマップできるようにな
る。

【００２０】互換モードにおいて、すべての変換された
アドレスは最初のメモリ・セクションのみにマップされ
る。

【００２１】ＡＳＴＥモードにおいて、ＥＸＲフィール
ドはそれぞれＡＳＴＥ項目に配置され、ＡＳＴＥによっ
て記述された仮想アドレス内のすべての変換されたアド
レスは任意の単一のメモリ・セクションにマップされ
る。

【００２２】ＳＴＥモードにおいて、ＥＸＲフィールド
はそれぞれＳＴＥ項目に配置される。変換されたアドレ
スを任意の１つまたは複数のメモリ・セクションにマッ
プすることができる。しかしながら、いずれかのＳＴＥ
によってアクセスされるページ・フレームは同じ２ＧＢ
のセクション（ＳＴＥ内のＥＸＲによって定義される）
に配置される。これらのページ・フレームはどのような
ＰＦＲＡ値がＰＴＥに存在していてもそのセクションに
配置されるものであり、このＰＴＥはこれらのページ・
フレームをそのセクションにおそらくは非連続的に配置
するため変換プロセスで使用されるものである。すなわ
ち、同一の仮想セグメント（１メガバイトの連続した仮
想ページは同一のＳＴＥを使用する）内に仮想アドレス
を有するすべての変換されたアドレスは、同一のメモリ
・セクション（ＥＸＲがそのＳＴＥに定義する）にマッ
プされる。したがって、このモードが複数のメモリ・セ
クションへのページ・マッピングを可能とするとして
も、このマッピングは同一の仮想セグメント内のページ
の位置を同一のセグメントに制限することが分かる。こ
れは重要でない場合も、重要である場合もある。

【００２３】ＰＴＥモードにおいて、ＥＸＲフィールド
はそれぞれＰＴＥ項目に配置される。この場合、変換さ
れた各ページ・アドレスはきわめて大きなメモリ内の任
意のメモリ・セクションである固有のページ・フレーム
にマップされる。それ故、ＰＴＥモードはＳＴＥモード
にあったセグメントの制約を排除し、きわめて大きなメ
モリへの仮想アドレスのマッピングに総合的な融通性を
もたらす。ページのセットに使用されたＰＴＥに対して
同じＥＸＲを繰り返すことにより、ページのどの（ある
いはすべての）サブセットも同一のメモリ・セクション
に、あるいは所定のセットのセクションにマップでき
る。

【００２４】拡張アドレス・モード（ＥＡＭ）フィール
ドが本発明により、制御レジスタ（ＣＲ）に提供され、
どのマッピング・モードが処理装置の小さいアドレスに
よって使用されているかを示す。たとえば、ＥＡＭフィ
ールドをゼロにセットし、拡張アドレッシングが使用さ
れていないことを示すことができる（システム・メモリ
がきわめて大きなサイズに合わせて構成されていない
が、メモリ・サイズを拡張する機能をシステムが保留し
ている場合など）。あるいは、ＥＡＭフィールドを複数
の非ゼロ値の１つにセットし、ＤＡＴモードと共同し
て、中央演算処理装置でＡＲ、ＰＴＥ、ＳＴＥまたはＡ
ＳＴＥのいずれかと関連して実行されているプログラム
がどのタイプのＥＸＲフィールドを使用しているかを示
すこともできる。

【００２５】本発明はＡＲ、ＡＳＴＥ、ＳＴＥ及びＰＴ
Ｅというタイプのうち２つ以上を使用する場合などの、
複数のＥＸＲを同一のアドレスで使用することを包含し
ている。複数のＥＸＲを連結し、きわめて大きなメモリ
のアクセス可能サイズを増加させることもできる。しか
しながら、複数のＥＸＲを従来の小さい実／絶対アドレ
スと連結すると、単一のＥＸＲの連結の場合よりも、シ
ステムでのアドレッシングの複雑度が増加してしまう。
この場合、ＥＡＭフィールドは複数のＥＸＲが使用され
ていることを示さなければならない。したがって、複数
のタイプのＥＸＲを連結すると、１タイプだけのＥＸＲ
を連結した場合よりも大きなシステム・メモリを使用で
きるようになる。

【００２６】本発明はきわめて大きなメモリで作動する
入出力（Ｉ／Ｏ）装置プログラムに対するデータ・アド
レスを拡張することにも適用される。Ｉ／Ｏデータのア
ドレッシングは一般に、コンピュータ・システムのＩ／
Ｏチャネル及びサブチャネルで実行されるプログラムに
よって行われる。Ｉ／Ｏ拡張アドレッシングは異なるＥ
ＡＭフィールド（Ｉ／Ｏ制御ブロックに配置されたＩ／
Ｏ ＥＡＭ）を使用して、１つまたは複数のメモリ・セ
クションを選択する際の融通性を制御する。個別のＩ／
Ｏ ＥＡＭ制御によって、Ｉ／Ｏデータをきわめて大き
なメモリに独立してマップし、同じメモリにマップされ
たＣＰデータによって非同期的にアクセスすることが可
能となる。

【００２７】ＥＳＡ／３９０システムにおけるＩ／Ｏデ
ータ転送はＥＳＡ／３９０サブチャネル始動（ＳＳＣ
Ｈ）命令によって制御される。関連するＩ／Ｏデータ制
御プログラムをアドレスするＥＳＡ／３９０サブチャネ
ル始動（ＳＳＣＨ）命令によってアドレスされる周知の
ＯＲＢ（操作要求ブロック）に、Ｉ／Ｏ ＥＡＭ制御フ
ィールドを設けることができる。

【００２８】同一のＳＳＣＨ命令によって制御されるす
べてのＩ／Ｏデータ、Ｉ／Ｏプログラム及びＩ／Ｏ制御
ブロックが、ＳＳＣＨ命令を出したＣＰによって使用さ
れるきわめて大きなメモリの同じセクションにマップさ
れる場合、現行のＣＰ ＥＸＲをすべてのＩ／Ｏデータ
・アドレスを拡張するためのＩ／Ｏ ＥＸＲとしても使
用することができる。この場合、ＣＰ ＥＸＲは使用さ
れる唯一のＥＸＲとなり、ＣＰ及びＩ／Ｏデータ両方の
アドレスを含むすべての生成されたアドレスの高位端に
連結される。

【００２９】Ｉ／ＯデータをＣＰ ＥＸＲがアドレスす
るセクションとは異なるセクションにマップできること
が必要な場合には、別なＩ／Ｏ ＥＸＲフィールド（Ｏ
ＲＢなどのＩ／Ｏプログラム制御ブロック内の）を、拡
張Ｉ／Ｏデータ・アドレスの生成に使用することができ
る。この場合、このフィールドのＩ／Ｏ ＥＸＲ値は、
Ｉ／Ｏプログラムから得られる小さいデータ・アドレス
との連結のために使用され、Ｉ／Ｏデータのマッピング
をもたらす。

【００３０】Ｉ／Ｏプログラム及び任意のＩＤＡＷをか
ら鳴るＣＣＷをきわめて大きなメモリのＣＰデータ・セ
クションにおき、またＣＣＷ及びＩＤＡＷによってアド
レスされるＩ／Ｏデータをメモリの１つまたは複数の他
のセクションにおくことができる。（それ故、ＯＲＢ、
ＣＣＷ及び任意のＩＤＡＷにアクセスするための各アド
レスは、現行のＣＰ ＥＸＲによって拡張されるが、Ｃ
ＣＷ内の各Ｉ／Ｏデータ・アドレスはＩ／Ｏ ＥＸＲに
よって拡張される。）

【００３１】さらに、ＥＸＲフィールドを各ＣＣＷまた
は各ＩＤＡＷに関連付けることにより、ＣＣＷ及びＩＤ
ＡＷがアドレスするデータをきわめて大きなメモリの複
数のセクションに分散することができる。ＩＤＡＷ Ｅ
ＸＲを従来のＩＤＡＷが含んでいる小さなデータ・アド
レスと連結し、ＩＤＡＷデータ・アドレスを拡張する。
また、一連のＣＣＷまたはＩＤＡＷによってアドレスさ
れるデータのブロックを、Ｉ／Ｏデータを収めるために
割り当てられた、きわめて大きなメモリの異なる不連続
なセクションにおくこともできる。

【００３２】このようにして、本発明は単一のＳＳＣＨ
命令のＩ／Ｏデータをきわめて大きなメモリの１つまた
は複数のセクションにマップすることもできる。１つの
セクションはＣＰ ＥＸＲがアドレスするセクションと
同じものであっても、異なるものであってもよい。

【００３３】したがって、多くの異なるタイプのＣＰ
ＥＸＲ及びＩ／Ｏ ＥＸＲを拡張アドレスを生成するた
めに記述し、きわめて大きなメモリの処理装置及びＩ／
Ｏ両方の拡張アドレッシングをサポートする。

【００３４】システム制御プログラムのセットアップ命
令によって、ＥＸＲ値を任意の宛先ＥＸＲフィールドに
まずロードすることができる。たとえば、ＥＸＲフィー
ルドがＡＳＴＥ、ＳＴＥ、ＰＴＥ、ＯＲＢ、ＣＣＷ、Ｉ
ＤＡＷなどのシステム・メモリ内のフィールドにある場
合に、周知の格納命令を使用して、これを行うことがで
きる。ＤＡＴ−ＯＦＦ ＰＳＷモードの拡張アドレッシ
ングに使用されるＥＸＲ値とともにＡＲをロードするＬ
ＡＭ（アクセス倍数ロード）命令によって、ＡＲ内のＥ
ＸＲフィールドをロードすることができる。

【００３５】

【実施例】本発明の実施例は、小アドレスを使用してい
るプログラム（現在利用可能な中央演算処理装置（Ｃ
Ｐ）及びＩ／Ｏ処理装置で実行可能な）が、きわめて大
きなメモリが必要とする大きなアドレスに小アドレスを
拡張することによって、きわめて大きなメモリにあるデ
ータにアクセスできるようにするものである。本発明は
アドレスがアドレス変換を使用して得られたものである
か否かにかかわりなく、実（及び絶対）アドレスを拡張
する。アドレスの拡張が修正ＡＲＴ／ＤＡＴハードウェ
ア操作によって、プログラムに自動的に適用されるの
で、アドレス変換（ＤＡＴ−ＯＮ）を使用している従来
のプログラムはそのコードに対して透過的にきわめて大
きなメモリを使用できる。

【００３６】本発明の実施例は小アドレスの大きなアド
レスへの異なる拡張を行う中央演算処理装置及びＩ／Ｏ
処理装置に対して、異なるモードの操作を実現する。モ
ード間の相違はこれらが小アドレスをきわめて大きなメ
モリにマップするのが異なっている点である。

【００３７】小アドレスのエクステンダを生成するため
の本明細書に記載する各種のモードによってもたらされ
るデータ・マッピングの制約に関する選択肢には、次の
ようなものがある。１．小アドレスのデータを、小アド
レスを生成するプログラムを収めているきわめて大きな
メモリの第１セクションに限定する。ＣＰ互換モードに
おいては、すべての小アドレスが第１メモリ・セクショ
ンのみにマップされる。（これは拡張アドレッシングを
サポートしていない旧バージョンの制御プログラムに対
するサポートをもたらす。）２．所与の仮想アドレス・
スペース内の小アドレスのデータを、プログラムを収め
ているセクションと同じものであっても、異なるもので
あってもよいきわめて大きなメモリの任意の単一のセク
ションに配置できるようにする。単一セクションのＣＰ
データ・マッピングはＡＳＴＥモードによって、またＩ
／Ｏデータに対してはＯＲＢモードによって行われる。
３．所与の仮想アドレス・スペースの小アドレスのデー
タを、きわめて大きなメモリの複数のセクションに配置
できるようにする。複数セクションのマッピングはＣＰ
データに対してはＳＴＥ及びＰＴＥモードによって、ま
たＩ／Ｏデータに対してはＣＣＷ及びＩＤＡＷモードに
よって行われる。しかしながら、これらのモードは複数
のセクションにおけるデータのマッピングに対して異な
る特性を有している。

【００３８】図１はＣＰに対する互換モードを示してお
り、これはきわめて大きなメモリの第１セクションに、
ＣＰのアドレスがこれを拡張せずにアクセスできるよう
にするものである。これらの小アドレスはＩＢＭ Ｓ／
３９０、ＥＳＡ／３７０またはＳ／３７０のアドレス変
換手段によってもたらすことができる。このようなアド
レスは、処理装置の現行のＰＳＷにＤＡＴ−ＯＦＦモー
ドが存在している場合には実アドレスであり、処理装置
の現行のＰＳＷにＤＡＴ−ＯＮモードが示されている場
合は仮想アドレスである３１ビットの有効論理アドレス
を生成するための周知のＢ、Ｘ、Ｄ及びＢ、Ｄ形式を使
用する記憶域操作によってもたらされる。

【００３９】図１には、それぞれのＣＰ処理装置に対し
て複数のＤＡＴ（動的アドレス変換）ハードウェア２
１、２３、２５を有するシステムが示されている。各Ｃ
ＰはＤＡＴ−ＯＮモードで作動しており、これによって
実行中のプログラムの論理アドレスの変換が可能であ
る。それぞれのＣＰは異なる仮想アドレス・スペース
１、２及び３にアクセスしているものとする。各ＤＡＴ
操作は次の周知の態様でアドレス変換を行う。現行の論
理アドレスのインデックス部分を使用してＳＴ（セグメ
ント・テーブル）のセグメント・テーブル項目にアクセ
スし、ＰＴ（ページ・テーブル）を探し出し、また現行
のアドレスのページ・インデックスを使用してＰＦＲＡ
（ページ・フレーム実アドレス）を取得し、必要なペー
ジ・フレームを探し出す。現行の論理アドレスの低位部
分（１２ビット）はＰＦＲＡに連結され、変換されたア
ドレスを生成する。この変換されたアドレスはアドレス
変換によってもたらされる実アドレスである。マルチプ
ロセッサにおいては、この実アドレスには周知の態様で
プレフィクスがつけられ、メモリにアクセスするために
使用される絶対アドレスをもたらす。ユニ・プロセッサ
においては、プレフィクスをつけることはオプションで
あり、つけてもつけなくても構わない。

【００４０】ＤＡＴ操作のためのアドレス・スペースは
ＳＴの選択によって決定される。システムによっては、
ＳＴは現行オペランドのＢフィールドによって選択され
る基本レジスタに関連したアクセス・レジスタ（ＡＲ）
の内容によって選択される。このような場合、ＡＲの内
容はアクセス・レジスタ変換（ＡＲＴ）を必要とするＥ
ＳＡ／３９０アーキテクチャのＡＬＥＴ（アクセス・リ
スト項目トークン）である。

【００４１】図１のＡＲＴハードウェア２０、２２、２
４は動的アドレス変換のためのそれぞれのアドレス・ス
ペースを定義するそれぞれのＳＴを選択する。図１のア
ドレス変換によって生成されて得られる各実アドレス
は、きわめて大きなメモリ（本明細書においては、２の
３１乗を超えるバイトを有するメモリと定義する）にア
クセスできない小さな３１ビットの実アドレスである。

【００４２】本実施例はきわめて大きなメモリを２の３
１乗から２の６３乗の範囲の２の３１乗バイトを超える
ものと定義する。２の６３乗バイトのメモリは、従来の
最大バイト数２の３１乗を有するメモリの４２９４９６
７２９６倍の大きさである。

【００４３】３１ビットの実アドレスでアドレス可能な
最大メモリ・サイズは２の３１乗のデータ単位以下のメ
モリ・サイズとなるが、これは３１ビットのアドレスが
アドレスできるのがメモリ内の２の３１乗のデータ単位
だけだからである。従来の小さな３１ビットのアドレス
は一般に、きわめて大きなメモリをアドレスできない。

【００４４】本実施例の各ＣＰはＣＰＥＡＭ（中央演算
処理装置拡張アドレス・モード）フィールドを有してお
り、このフィールドをＣＰの制御レジスタ（ＣＲ）に配
置して、きわめて大きなメモリをアドレスするＣＰデー
タをサポートすることができる。ＣＰＥＡＭフィールド
を複数の状態の任意のものにセットし、きわめて大きな
メモリのセクションを小さなＣＰアドレスに対して選択
する方法を制御することもできる。

【００４５】また、各Ｉ／Ｏ装置は装置のサブチャネル
のＩ／Ｏ制御ブロック内のＩＯＥＡＭ（入出力拡張アド
レス・モード）フィールドを使用して、きわめて大きな
メモリにアクセスするために小さなＩ／Ｏデータ・アド
レスを拡張するのをサポートする。ＩＯＥＡＭフィール
ドを複数の状態の任意のものにセットし、きわめて大き
なメモリのセクションを小さなＩ／Ｏアドレスに対して
選択する方法を制御することもできる。

【００４６】本発明は小さな各アドレスの高位端に連結
されたアドレス・エクステンダ（ＥＸＲ）を提供するこ
とによって、小アドレスの制限（３１ビットのアドレス
の）を解決する。ＥＸＲは小アドレスによってアクセス
されるきわめて大きなメモリのセクションの選択を制御
する。それぞれのＥＸＲ値はきわめて大きなメモリを、
各セクションが２の３１乗バイトのそれぞれのセクショ
ンに分割する働きをする。

【００４７】３１ビット未満のあらゆるアドレスを、そ
の高位ビット位置にゼロを埋め込み、埋め込まれたアド
レスを合計３１ビットにすることによって、簡単に３１
ビットのアドレスにできる。

【００４８】ＣＰＥＡＭ及びＩＯＥＡＭフィールドはき
わめて大きなメモリで実行するのに必要なセクションの
選択タイプにしたがって、ＣＰ及びＩ／Ｏプログラムを
現在実行するためのシステム制御プログラムによってセ
ットされる。

【００４９】きわめて大きなメモリに対する互換モード
（図２） 図２は本実施例の互換モードを示しており、このモード
はＤＡＴ−ＯＮモードが存在するときにＣＰＥＡＭをゼ
ロ値にセットする（ＣＰＥＡＲ＝００）ことによって示
される。互換モードは小アドレス（３１ビット）がきわ
めて大きなメモリの第１セクションのみにマップされる
ものであり、アドレス・エクステンダ（ＥＸＲ）が生成
されていないことを示す。ＡＮＤゲート手段３２はＣＲ
フィールド３０からのＥＡＭ＝００信号と、処理装置の
ＰＳＷレジスタ３１からのＤＡＴ−ＯＮ信号の両方を受
け取り、互換モード信号を出力する。この信号は図２の
ＤＡＴハードウェア２１及びＡＲＴハードウェア２０に
与えられ、ＣＰハードウェアに設けられたすべてのＥＸ
Ｒフィールドを使用禁止とする。結果として、ＤＡＴハ
ードウェア及びＡＲＴハードウェアは従来の態様で作動
し、非拡張３１ビット実アドレスをシステムのきわめて
大きなメモリの低位セクションのみに与える。

【００５０】図２において、現行オペランドの従来のＢ
及びＸアドレス成分は、基本汎用レジスタ４１及びイン
デックス汎用レジスタ４２を選択し、これらのレジスタ
の内容は現行オペランドのＤフィールド４４とともにハ
ードウェア加算器４３に与えられ、ＤＡＴハードウェア
２１に与えられる有効論理アドレスを従来通りに生成す
る。ＡＳＴＥ、ＳＴＥ及びＰＴＥ（これらはＤＡＴプロ
セス中にアクセスされる）内の、あるいはその他の制御
ブロック内のＥＸＲの内容はＣＰＥＡＭ＝００の間無視
される。

【００５１】したがって、ＡＳＴＥ（ＡＳＮ第２テーブ
ル項目）４６をＡＲＴプロセスが選択し、ＤＡＴプロセ
スが必要とするＳＴを配置するアドレス（ＳＴＯと呼
ぶ）を得る。ＡＳＴＥ及びその操作はＥＳＡ／３９０ア
ーキテクチャによって定義されており、このアーキテク
チャはそれぞれのアドレス・スペースのアクセスに関連
したＡＳＴＥ内の他のフィールドを定義している。

【００５２】ＤＡＴ−ＯＦＦの場合の拡張実アドレッシ
ング（図３） ＣＰの小さな実アドレスを生成する従来の方法はＤＡＴ
−ＯＦＦモードの場合と、ＤＡＴ−ＯＮモードの場合と
で異なっている。ＤＡＴ−ＯＦＦモードの際には、論理
アドレスがページ・フレームの境界を横切ったときのペ
ージ・クロッシングの認識は必要ないが、これは隣接す
る実記憶域の位置がこれらが異なるページ・フレームに
あっても、メモリ内で隣接しているからである。しかし
ながら、ＤＡＴ−ＯＮ論理アドレスがページ境界を横切
った場合には、次の必要なページ・フレームが次の隣接
する実記憶域の位置にない可能性がある。ＤＡＴ−ＯＮ
モードでは、アドレス変換を呼び出し、次の必要なペー
ジ・フレームの実メモリ位置を見つけだすために、各ペ
ージ境界の横断を認識しなければならない。ＤＡＴ−Ｏ
Ｎモードにおいては、ページ変換プロセスによって、次
のページをメモリまたはバックアップ記憶装置の任意の
ページ・フレームにおくことができ、また次に要求され
た仮想アドレスがページ境界を横切る場合には、ページ
不在信号が生成され、指定されたセグメント・テーブル
／ページ・テーブルにアクセスすることによってアドレ
ス変換プロセスを呼び出し、次に要求されたページ・フ
レームのメモリ内の実アドレスを見つけだす。

【００５３】したがって、本実施例においては、ＤＡＴ
−ＯＦＦ論理アドレッシングは４ＫＢのページ境界横断
を認識する必要がなく、また認識していない。しかし、
本実施例において、ＤＡＴ−ＯＮ論理アドレッシングは
４ＫＢのページ境界の横断を認識し、仮想アドレス変換
プロセスを呼び出して、ページ境界を横切るこの仮想ア
ドレスがマップされる次の必要な実記憶域のページ・フ
レームを見つけだす必要がある。

【００５４】しかしながら、ＤＡＴ−ＯＦＦの実施例に
おいては、きわめて大きなメモリの２ＧＢの境界を実ア
ドレスが横切ると、セクション不在が呼び出され、次の
ＤＡＴ−ＯＦＦ論理アドレスをきわめて大きなメモリの
任意の他のセクションにマップすることが可能となる。
ただし、次のセクションまで増加する実アドレスが常に
きわめて大きなメモリの次の順次セクションまで続く場
合には、セクション不在の通知は必要なく、ＥＸＲ値を
増加させることだけが必要となる。

【００５５】図３は拡張実アドレスを生成するための実
施例を示す。この実施例はＣＰがＤＡＴ−ＯＦＦ状態で
あり、かつそのＣＰＥＡＭが拡張アドレスをＣＰが必要
としていないことを示す非ゼロである場合に、ＣＰの小
アドレスにエクステンダ（ＥＸＲ）を提供する。非ゼロ
のＣＰＥＡＭ値はＣＰが互換モード（図２で説明した）
で作動していないことを示し、この場合、ＣＰには拡張
アドレスが必要である。ＡＮＤゲート手段３４がＤＡＴ
ビットの反転状態によって与えられるＣＲフィールド３
０からのＣＰＥＡＭ≠０信号及びＰＳＷフィールド３１
からのＤＡＴ−ＯＦＦ信号を受け取った場合に、拡張実
アドレス信号が該ＡＮＤゲート手段から出力される。Ａ
ＮＤゲート手段３４からの信号によって、ＣＰのＡＲを
ＡＲのこれまでの使い方とは異なる新規な態様で使用す
ることが可能となる。（これまで、ＡＲは仮想アドレス
・スペースの選択を制御するために、ＤＡＴ−ＯＮモー
ドだけで使用されていた。）本発明において、ＡＲは仮
想アドレッシングが使用されていないときに、小さな実
アドレスにアドレス・エクステンダ（ＥＸＲ）を提供す
るというまったく異なる目的で、ＤＡＴ−ＯＦＦモード
において使用される。それ故、本発明において、ＡＲは
実アドレッシングを目的として使用されるが、これまで
ＡＲは仮想アドレッシングのためにだけ使用されてい
た。

【００５６】現行の命令オペランドの関連する基本ＧＰ
Ｒによって選択されたＢ−ＡＲ５１を含むすべてのＡＲ
が通知を受け、その内容を必要なＥＸＲとしてゲートか
ら出し、これを加算器ハードウェア４３によって生成さ
れた小アドレスの高位端に連結して、きわめて大きなメ
モリをアドレッシングするための６３ビット拡張実アド
レス（ＥＲＡ）５２をもたらす。

【００５７】基本アドレス・レジスタＢ−ＡＲ５１、イ
ンデックス・アドレス・レジスタＸＧＰＲ４１、アドレ
ス変位ソースＤ４４、及び加算器４３は、従来の３１ビ
ット有効アドレス（ＣＯＮＶ ＡＤＲ）を各オペランド
の構成要素から生成する現在のコンピュータにあるもの
と同様な、周知の構成要素であっても構わない。

【００５８】また、２ＧＢのセクション境界の横断はＤ
ＡＴ−ＯＦＦ実アドレッシング・モードの場合と、ＤＡ
Ｔ−ＯＮ仮想アドレッシング・モードの場合とでは異な
る処理が行われる。実アドレスの増加は任意の２ＧＢの
境界を越えて続くこともある。しかし、セクション境界
の横断時には、拡張アドレスの３１ビット位置からのオ
ーバーフローが生じ、２ＧＢの境界の横断が行われたこ
とを示し、次いで、それぞれのＡＲのアドレス・エクス
テンダ・フィールドの低位ビット位置が増加させられ
る。システム制御プログラムにオーバーフローの指示を
検知させ、かつＤＡＴ−ＯＦＦモードでの境界の横断を
処理するためにそれぞれのＡＲのＥＸＲ値を増加させる
命令を実行させることによって、この増加を行うことが
できる。

【００５９】メモリに対するＥＸＲ値を、小アドレスを
生成するオペランドに関連したＡＲにおくことによっ
て、あらゆる小アドレスをきわめて大きなメモリの任意
のセクションにマップすることができる。

【００６０】ＤＡＴ−ＯＦＦの場合のＡＲルックアサイ
ド・バッファ（ＡＬＢ）のエクステンダ ＤＡＴ−ＯＦＦモードで生成されたＡＲエクステンダ
は、各ＣＰでＡＲルックアサイド・バッファ（ＡＬＢ）
を使用することができる。（これまで、ＡＬＢはＤＡＴ
−ＯＦＦモードで使用されていなかった。）ＡＲのＡＲ
エクステンダ・フィールドをオペランドがアクセスする
と、そのＥＸＲがアクセスされたＡＬＢ項目の対応する
ＥＸＲフィールドに複写される。本実施例に合わせて、
ＥＸＲはすべてのＡＬＢ項目に一意的におかれる。ＡＬ
Ｂ項目がＥＸＲによって初期設定された後、ＥＸＲにそ
れぞれのＡＲからアクセスするのではなく、対応するＡ
ＬＢ項目からアクセスすることができる。これが役立つ
のは、構成されたすべてのＡＲがすべてハードウェア・
レジスタに組み込まれるのではなく、またＡＬＢが高速
アクセスに使用される場合である。

【００６１】ＤＡＴ−ＯＮの場合の拡張実アドレッシン
グ（図４） 図４は複数のＣＰ（３つが示されているが、１個または
それ以上の任意の数が存在していてもかまわない）を含
んでいるシステムにおける各ＣＰにおけるＤＡＴ−ＯＮ
の場合のメモリ・エクステンダ（ＥＸＲ）の生成を表
す。ＡＲＴハードウェア１２０、１２２及び１２４なら
びにＤＡＴハードウェア１２１、１２３、１２５がそれ
ぞれの処理装置に対して示されている。各ＣＰはＤＡＴ
−ＯＮで作動するものとして示されているが、いずれか
のＣＰがＤＡＴ−ＯＦＦで作動していてもかまわない。

【００６２】各ＣＰにおいて、アドレス・エクステンダ
はアドレス変換プロセス中に新規な方法で生成される。
ただし、ＤＡＴ−ＯＮモードが存在して、アドレス変換
プロセスを可能としている場合に、アドレス拡張プロセ
スがアドレス変換プロセスと新規の方法で組み合わされ
ているとしても、アドレス拡張プロセスはアドレス変換
プロセスとは別のものである。エクステンダには変換さ
れたアドレス（ＴＡ）が連結される。

【００６３】アドレス拡張ハードウェアはアドレス変換
ハードウェア（ＡＲＴまたはＤＡＴハードウェア）を共
有している。図５、６または７のＤＡＴ−ＯＮアドレス
拡張手法のうちの１つだけが任意の時点でＣＰに使用さ
れることとなる。

【００６４】図５の実施例はＡＲＴハードウェアがアク
セスするＡＳＴＥを使用してＥＸＲを生成する。図６の
実施例はＤＡＴハードウェアがアクセスするＳＴＥを使
用してＥＸＲを生成する。図７の実施例はＤＡＴハード
ウェアがアクセスするＰＴＥからＥＸＲを生成する。新
規な改変がＡＳＴＥ、ＳＴＥまたはＰＴＥハードウェ
ア、これらのアドレス変換ハードウェアに対するプロセ
ス、及びこれらの任意アドレス拡張プロセスに適合する
プロセスに対して行われる。

【００６５】ＣＰＥＡＭフィールドはＥＸＲを生成する
新規の方法の各々について異なるＣＰＥＡＭ状態にセッ
トされる。本明細書記載の実施例はＣＰ ＥＸＲを生成
するための４種類の方法を教示する。ＣＰの変換された
アドレスに対するアドレス拡張の３種類の方法を使用し
て、処理装置の変換されたアドレスをマップするために
きわめて大きなメモリのセクションを選択するに当たり
さまざまな度合いの融通性を提供する。

【００６６】ＣＰアドレスに対して提供されるＥＸＲを
図５、６及び７においてＥＸＲ１と呼び、図９、１０及
び１１においてＥＸＲ２と呼ぶ入出力アドレスに対して
生成されたアドレス・エクステンダと区別する。それ
故、ＥＸＲ１はＣＰ ＥＸＲであり、ＥＸＲ２はＩ／Ｏ
ＥＸＲである。

【００６７】ＡＳＴＥエクステンダを使用した拡張実ア
ドレッシング（図５） 図５の実施例はそのＣＲエクステンダ・タイプ・フィー
ルド３０にＣＰＥＡＭ＝０１が設定されて作動し、ＡＳ
ＴＥ ＥＸＲ１項目が使用されていることを示す。ＡＮ
Ｄゲート手段３５はＣＲフィールド３０からのＣＰＥＡ
Ｍ＝０１信号及びＰＳＷフィールド３１からのＤＡＴ−
ＯＮ信号の両方を受け取ったときに、ＡＳＴＥ ＥＸＲ
１制御信号をもたらす。

【００６８】ゲート３５からのエクステンダ制御信号は
ＡＲＴ作動１２０中にＡＳＴＥ ＥＸＲ１フィールドの
使用を活動化し、ＡＲＴプロセス中にＡＳＴＥ１４６に
アクセスしてそのＳＴＤ（セグメント・テーブル記述
子）フィールド１４７を取得するときに、ＥＸＲ１フィ
ールド１４８をＡＳＴＥ１４６からのアドレス・エクス
テンダとして出力する。同時に、ＡＲＴプロセス１２０
中に、ＡＳＴＥ１４６にアクセスし、ＳＴＯ（セグメン
ト・テーブル起点）フィールドとＳＴＬ（セグメント・
テーブル長）フィールドを含んでいるＳＴＤ１４７の内
容に、Ｂ−ＡＲ５１のＡＬＥＴを変換する。アドレス・
スペースの選択がアドレス・スペースを定義するセグメ
ント・テーブルのＡＳＴＥのＳＴＤフィールドの選択ご
とに、該ＳＴＤフィールド内のＳＴＯアドレスによって
決定される。ＡＲＴ／ＤＡＴプロセスが行われるのは、
ＤＡＴ−ＯＮ状態がＣＰに存在している場合だけであ
る。

【００６９】ＡＳＴＥ ＥＸＲ１の生成は独自のもので
あるが、ＴＡ（変換されたアドレス）を生成するための
図５のＡＲＴ／ＤＡＴプロセス自体は、図２について説
明したように、周知のものである。出力されたＡＳＴＥ
ＥＸＲ１は出力されたＴＡの上端に連結され、拡張実
アドレス（ＥＲＡ）を生成し、これはこのＥＲＡに配置
されているデータにアクセスするために関連するきわめ
て大きなメモリに送られる。

【００７０】同じＡＳＴＥエクステンダを使用すること
によって拡張されたすべての小アドレスは、きわめて大
きなメモリの任意のセクションでかまわない同一のセク
ションにマップされる。

【００７１】ＡＲルックアサイド・バッファ（ＡＬＢ）
のＡＳＴＥエクステンダ ＡＲルックアサイド・バッファ（ＡＬＢ）はＥＳＡ／３
９０システムのアクセス・レジスタに対するアドレス・
スペース変換のアクセスを高速化するために従来から使
用されているもので、これはアドレス・スペース変換操
作で使用されると、ＡＳＴＥの再アクセスを回避するも
のである。ＡＳＴＥアドレス拡張プロセスはＡＬＢを使
用して、アドレス変換プロセスの完了後にＡＳＴＥ Ｅ
ＸＲを獲得することを行うこともできる。

【００７２】それ故、ＡＳＴＥエクステンダ・フィール
ドをＡＲルックアサイド・バッファ（ＡＬＢ）の各項目
に入れることができ、ＡＲに対する仮想アドレス・スペ
ース変換プロセス中に、ＥＸＲを有するＡＳＴＥにアク
セスした場合に、この項目にはＥＸＲが埋め込まれる。
したがって、ＡＳＴＥ ＥＸＲフィールドはすべてのＡ
ＬＢ項目内に一意的に入れ、この実施例に適合させるこ
とができる。アドレス・スペースを選択するためのＡＲ
Ｔ操作が行われた後、ＡＬＢ項目が有効である限り、そ
のＡＳＴＥ ＥＸＲにＡＬＢ項目からアクセスすること
ができるが、これはこのＡＬＢ項目に定義されている仮
想アドレス・スペースに対するすべてのアクセスについ
て、ＡＲＴを繰り返すよりも高速なものである。

【００７３】それ故、ＡＲＴプロセス中に、まずＡＳＴ
Ｅのアドレス・エクステンダ・フィールドにオペランド
がアクセスした場合、ＡＳＴＥ ＥＸＲを割り当てられ
たＡＬＢ項目の対応するＡＳＴＥ ＥＸＲフィールドに
複写することができる。したがって、ＡＬＢ項目をＡＳ
ＴＥ ＥＸＲによって初期化した後、ＡＳＴＥ ＥＸＲ
にそれぞれのＡＳＴＥによってアクセスするのではな
く、対応するＡＬＢ項目からアクセスすることができ
る。

【００７４】ＳＴＥエクステンダを使用した拡張実アド
レッシング（図６） 図６の実施例はそのＣＲフィールド・エクステンダ・タ
イプ・フィールド３０にＣＰＥＡＭ＝１０が設定されて
作動し、各ＳＴＥ（セグメント・テーブル項目）にＥＸ
Ｒ１フィールドがあることを示す。ＳＴＥエクステンダ
制御信号はＡＮＤゲート手段３６によって生成されるも
のであり、該ゲート手段はＣＲフィールド３０からのＣ
ＰＥＡＭ＝１０信号及びＰＳＷフィールド３１からＤＡ
Ｔ−ＯＮ信号の両方を受け取ったときに、ＳＴＥエクス
テンダ操作のために使用可能制御信号を出力する。

【００７５】各ＳＴＥ７３はＤＡＴプロセス中に拡張ア
ドレス生成に使用するためのＥＸＲ１フィールド２４８
を含んでいる。（ＥＸＲフィールドは図１、２、４、５
または７のＤＡＴのＳＴＥには存在していない。）

【００７６】ゲート３６からの信号はＤＡＴハードウェ
アに対して、選択されたＳＴＥ７３のＥＸＲ１フィール
ド２４８が拡張アドレスの生成に使用されることを示
す。図６において、ＡＲＴプロセス２０は図２について
上述したように、アドレス・スペースの選択には周知の
ものである。また、ＥＸＲ処理を除き、ＤＡＴプロセス
も周知のものである。ただし、ＤＡＴプロセス中のＥＸ
Ｒ１を生成するＳＴＥの態様は、図６独自のものであ
る。ＳＴＥから出力されたＥＸＲ１はレジスタ７８に与
えられ、該レジスタにおいて、拡張実アドレス（ＥＲ
Ａ）が変換されたアドレスの上端にＥＸＲ１を連結する
ことによって生成され、これはＰＴＥから出力されたＰ
ＦＲＡ（ページ・フレーム実アドレス）と現行オペラン
ドのＤ値からのＢｘ（バイト・アドレス）を含んでい
る。ＥＲＡはＥＲＡに配置されているデータにアクセス
するために、レジスタ７８からきわめて大きなメモリに
送られる。

【００７７】特定のＳＴＥのＥＸＲ１値を使用して拡張
されたすべての小アドレスは、きわめて大きなメモリの
同一のセクションにマップされる。これらのアドレスは
このＳＴＥによってアドレスされるＰＴＥ内のページ・
フレーム実アドレスのセットである。ページ・フレーム
のこのセットは一般にこのメモリ・セクション内で連続
していない。ＥＳＡ／３９０システムにおいて、各ＳＴ
Ｅは合計１ＭＢになるページのセットをアドレスする。

【００７８】ＰＴＥエクステンダを使用した拡張実アド
レッシング（図７） 図７の実施例はそのＣＲエクステンダ・タイプ・フィー
ルドにＣＰＥＡＭ＝１１が設定されて作動し、ＥＸＲ１
フィールドが各ＰＴＥ（ページ・テーブル項目）にある
ことを示す。ＰＴＥエクステンダ制御信号はＡＮＤゲー
ト手段３７によって生成され、該ゲート手段はＣＲフィ
ールド３０からのＣＰＥＡＭ＝１１信号及びＰＳＷフィ
ールド３１からのＤＡＴ−ＯＮ信号の両方を受け取った
ときに、ＰＴＥエクステンダ操作のための出力可能信号
をもたらす。

【００７９】各ＰＴＥ１７７は任意のＤＡＴプロセス中
に拡張アドレスの生成に使用されるＥＸＲ１フィールド
３４８を含んでいる。（ＥＸＲフィールドは図１、２、
４、５または６のＰＴＥには存在していない。）ＡＮＤ
ゲート３７からの信号はＤＡＴプロセスに対して、各Ｐ
ＴＥ１７７が任意のＤＡＴプロセス中に拡張アドレスの
生成に使用されるＥＸＲ１フィールド３４８を含んでい
ることを示す。

【００８０】図７において、周知のＡＲＴプロセス２０
が図２に関して本明細書で上述したような態様でアドレ
ス・スペースの選択に使用される。また、ＥＸＲ処理を
除き、ＤＡＴプロセスは周知のものである。ただし、Ｄ
ＡＴプロセス中のＥＸＲ１生成のＰＴＥの態様は図７独
自のものである。ＰＴＥから出力されるＥＸＲ１はレジ
スタ１７８に与えられ、該レジスタにおいて、拡張実ア
ドレス（ＥＲＡ）が変換されたアドレスの上端にＥＸＲ
１を連結することによって生成され、これはＰＴＥから
出力されたＰＦＲＡ（ページ・フレーム実アドレス）と
現行オペランドのＤ値からのＢｘ（バイト・アドレス）
を含んでいる。

【００８１】ＥＲＡはＥＲＡに配置されているデータに
アクセスするために、レジスタ１７８からきわめて大き
なメモリに送られる。

【００８２】このＰＴＥアドレス拡張技法によって、Ｅ
ＸＲ１値を各ページ（それぞれのＰＴＥにおける）に対
して独自のものとすることができるので、ＤＡＴを必要
とするあらゆる小さな仮想メモリがきわめて大きなメモ
リの何らかのセクションに配置されているページ・フレ
ームにマップされている変換された実アドレスを有する
ことが可能となる。ＥＳＡ／３９０システムにおいて、
各ページは４０９６バイトを含んでいる。

【００８３】ＴＬＢのＳＴＥ及びＰＴＥエクステンダ 仮想アドレス変換をＴＬＢ（変換ルックアサイド・バッ
ファ）におき、ＴＬＢが高速なアクセスをもたらすもの
であるため、変換が行われてから、ＴＬＢによって変換
された実アドレスにアクセスすることは周知である。Ｓ
ＴＥ及びＰＴＥエクステンダ・フィールドを割り当てら
れたＴＬＢ項目におくこともできるので、変換された実
アドレスが要求された場合に、ＥＸＲ１をもたらすこと
ができる。したがって、この場合、ＳＴＥまたはＰＴＥ
ＥＸＲ１を受け取るために、各ＴＬＢ項目はＥＸＲ１
フィールドを備えている。こうして、ＳＴＥまたはＰＴ
Ｅの代わりに、ＴＬＢ ＥＸＲ１にアクセスすることが
できる。それ故、ＴＬＢを使用することによって、行っ
た場合に、アドレス拡張プロセスの速度を大幅に低下さ
せることになるそれぞれのＳＴＥまたはＰＴＥにアクセ
スすることを回避できる。

【００８４】ＣＰプログラム及び制御ブロックに対する
拡張実アドレッシング これまで、この詳細な説明においては、ＣＰオペランド
・データ・アドレスのみをＥＸＲ１値によって拡張し
た。

【００８５】上記において、ＡＲＴ／ＤＡＴプロセスが
使用するようなＥＸＲはＣＰプログラム及びＣＰ制御ブ
ロックには提供されていない。この場合、ＣＰプログラ
ム及びＣＰ制御ブロックはこれらに対する明示のエクス
テンダが欠落していることによってすべてゼロのエクス
テンダが含意されるため、きわめて大きなメモリの最初
のセクションにおかれるだけである。

【００８６】しかしながら、ＣＰプログラム及びＣＰ制
御ブロックに、これらが使用するため他の制御レジスタ
（ＣＲ）フィールドにＥＸＲ３値を与えることなどによ
って明示のＥＸＲ値を提供することができる。（ＣＰデ
ータの拡張としてＥＸＲ３を使用することによっても、
ＣＰデータをＣＰプログラム及びＣＰ制御ブロックと同
じメモリ・セクションにおくこともできよう。）

【００８７】ＡＳＴＥのＥＸＲ１フィールドをこのＡＳ
ＴＥ（ＤＡＴプロセスが使用するＳＴを見つけだす）に
おけるＳＴＯ（セグメント・テーブル起点）として、か
つアクセスされるＳＴＥにアドレスされるＰＴＯ（ペー
ジ・テーブル起点）に対するアドレス・エクステンダと
して使用し、独自のセクション選択をＤＡＴがアクセス
する制御ブロック（ＳＴ及びＰＴ）に提供することがで
きる。あるいはまた、ＡＳＴＥのＥＸＲをアクセスされ
るＳＴＯに対するエクステンダとしてのみ使用すること
ができ、次いでこの拡張したＳＴＯアドレスによってア
クセスされるＳＴで得られるＳＴＥは得られたＳＴＥの
ＰＴＯのアドレスを拡張するために使用されるＥＸＲを
含むことができる。これらの技法によって、アクセスさ
れたＳＴ及びＰＴをきわめて大きなメモリの任意のセク
ションに配置することが可能となる。

【００８８】入出力データに対する拡張実アドレッシン
グ 入出力データのアクセスはＣＰデータのアクセスと同じ
きわめて大きなメモリに行われる。入出力データ・アク
セス命令及びプログラムは一般に、ＣＰアドレッシング
が使用するのと同じ３１ビットまたは２４ビットのアド
レスなどの小アドレスの形式を使用する。したがって、
同じタイプのアドレス拡張がＣＰの小アドレスに適用さ
れるのと同様に、入出力データの小アドレスをきわめて
大きなメモリに適合させる際に適用される。一般に、入
出力データ・アドレスはアドレス変換を必要としない実
アドレスであり、現行のＰＳＷのＤＡＴ状態を無視す
る。入出力データアクセスはＣＰのデータ・アクセスと
同期していない。

【００８９】入出力とＣＰのデータ・アドレスの特性の
相違によって、入出力データ・アドレス及びＣＰの小ア
ドレスに対してアドレス拡張を提供するのに異なる方法
が使用される。入出力データの小アドレスに対するエク
ステンダを、入出力装置プログラムに関連した制御ブロ
ックのいずれかに提供し、これから生じる異なるマッピ
ングを行うことができる。これは各オペランドのＢフィ
ールドに関連したレジスタのＣＰの小さな実アドレスに
アドレス・エクステンダを提供するのと対照的なもので
ある。

【００９０】ＥＳＡ／３９０システムの入出力データ・
アドレッシングはサブチャネル開始（ＳＳＣＨ）命令に
よって開始されるが、この命令は本明細書記載の入出力
アドレス・エクステンダの実施例に使用されるものであ
る。ＳＳＣＨはＣＰ命令であり（入出力命令ではな
い）、ＳＳＣＨはＯＲＢ（操作要求ブロック）にアクセ
スするための論理アドレスを提供する単一のオペランド
を有している。ＯＲＢアドレスはＣＰのＰＳＷがＤＡＴ
−ＯＦＦモードであるか、ＤＡＴ−ＯＮモードであるか
にしたがい、実アドレスであっても、仮想アドレスであ
ってもかまわない。ＯＲＢ内及びＯＲＢによって評価さ
れる他の入出力制御ブロック（たとえば、ＣＣＷ及びＩ
ＤＡＷ）内のアドレス・フィールドは常に、現行ＰＳＷ
のＤＡＴの設定にかかわりなく実アドレスを含んでい
る。ＯＲＢは一連のＣＣＷ（チャネル制御ワード）から
なる入出力制御プログラムをアドレスする。チャネル・
プログラムのいずれのＣＣＷも、メモリ内の不連続ブロ
ックにある入出力データにアクセスすることを可能とす
る１つまたは複数のＩＤＡＷ（間接アドレス・ワード）
のブロックをアドレスすることができる。

【００９１】ＳＳＣＨ、ＯＲＢ、ＣＣＷ及びＩＤＡＷな
らびにその作動は本発明の先行技術のものである。ただ
し、拡張アドレッシングを入出力データ・アクセス処理
及びハードウェアと組み合わせる方法は、本発明独自の
ものである。

【００９２】本明細書記載の入出力の実施例はＩＯＥＡ
Ｍを有しており、これは特定の実施例で使用される入出
力ＥＸＲ（ＥＸＲ２と呼ぶ）のタイプを識別するための
複数の値のいずれかを有している入出力ＥＡＭフィール
ドである。ＣＰ命令（拡張ＣＰアドレスを使用すること
ができる）を実行し、拡張アドレッシングを使用して入
出力データのアクセスを開始するＣＰ実施例を、各入出
力の実施例が必要とするので、各入出力の実施例もＣＰ
ＥＡＭフィールドを有しているＣＰの実施例を使用す
る。

【００９３】ＣＰＥＡＭフィールド及びＩＯＥＡＭフィ
ールドはまず、現在実行されているＣＰ及び入出力プロ
グラムに対するセクションの割当ての各々による融通性
の度合いにしたがって、これらが取り得る値の１つに対
して、システム制御プログラムによってセットされる。
ＣＰＥＡＭのセッティングはＣＰアドレス・エクステン
ダ（ＥＸＲ１）が得られるフィールドを選択し、ＩＯＥ
ＡＭのセッティングは入出力アドレス・エクステンダ
（ＥＸＲ２）が得られるフィールドを選択する。ＣＰ及
び入出力ＥＡＭのセッティングはシステム制御プログラ
ムの現在の要件にしたがって互いに無関係に、あるいは
互いに依存して行われる。

【００９４】ＤＡＴ−ＯＦＦモードが存在しており、非
ゼロのＣＰＥＡＭが拡張アドレッシングの使用を示して
いる場合、図３の実施例について本明細書で前述したよ
うに、処理装置エクステンダ（ＥＸＲ１）が現行オペラ
ンドのＢフィールドがアクセスするＡＲから導かれる。
ＤＡＴ−ＯＮモードが存在している場合、図５、６及び
７の実施例について本明細書で前述したように、処理装
置エクステンダ（ＥＸＲ１）が現在のＣＰＥＡＭのセッ
ティングにしたがってＡＳＴＥ、ＳＴＥまたはＰＴＥか
ら導かれる。

【００９５】ＣＰＥＡＭ及びＩＯＥＡＭのセッティング
はきわめて大きなメモリのＣＰ及び入出力データに対す
る２ＧＢのセクション・マッピングの融通性を制御す
る。入出力の実施例によっては、ＩＯＥＡＭのセッティ
ングがＣＰＥＡＭのセッティングと無関係に行えること
もある。

【００９６】さらに、実アドレッシング操作のタイプの
選択は、コンピュータ・システムの設計で制限されるこ
とがあり、ＣＰＥＡＭ及びＩＯＥＡＭのセッティングの
数がが本明細書記載の実施例で得られるものよりも少な
くなることがある。たとえば、ＣＰの実アドレッシング
を次の３つのモードに制限することができる（ＰＳＷに
２つのＣＰＥＡＭのセッティングとＤＡＴ−ＯＮモード
を使用して）。すなわち、互換（図２）、拡張ＤＡＴ−
ＯＦＦ（図３）、ならびに３つの拡張ＤＡＴ−ＯＦＦ
（図５、６または７）の１つである。また、ＩＯＥＡＭ
を入出力互換（図８の）、及び拡張入出力の１つ（図
９、１０または１１の）という２つのセッティングに制
限することもできる。

【００９７】別々のＣＰＥＡＭ及びＩＯＥＡＭフィール
ドを使用することによって、本明細書記載の実施例にお
けるＣＰ及び入出力のアクセスに対する独立したアドレ
ス拡張制御が可能となる。ただし、このようなオプショ
ンをＩＯＥＡＭ及びＥＸＲ２フィールドに対して選択し
た値によって限定することができる。

【００９８】ＯＲＢが入出力装置に対する入出力プログ
ラムが現在アクセスしているすべての入出力データに共
通の制御ブロックであるから、ＩＯＥＡＭフィールドは
本明細書記載の入出力エクステンダの実施例のすべての
ＯＲＢに配置される。

【００９９】入出力データに対する互換拡張実アドレッ
シング（図８） 図８は下位互換入出力拡張アドレス・モードを表すもの
であり、００に設定されたＩＯＥＡＭフィールド（ＩＯ
ＥＡＭ＝００）によって示されている。入出力互換モー
ドにより、処理装置アドレス・エクステンダ（ＥＸＲ
１）が入出力アドレス・エクステンダ（ＥＸＲ２）とし
ても使用される。すなわち、ＥＸＲ２＝ＥＸＲ１とな
る。結果として、入出力データがＣＰデータと同じセク
ションにマップされる。ＣＰＥＡＭ＝００というセッテ
ィングを使用している（ＣＰが下位互換モードで作動し
ていることを示す）場合には、ＣＰ及び入出力両方のデ
ータがすべて、ＣＰまたは入出力のいずれかに対する拡
張を使用せずに、きわめて大きなメモリの最初のブロッ
クにマップされる。

【０１００】図８において、ＣＰＥＡＭはその２進値
（００ないし１１）のいずれかにセットできる。しかし
ながら、ＣＰＥＡＭの非ゼロのセッティングを使用した
場合には、ＣＰアドレス・エクステンダ（ＥＸＲ１）が
入出力アドレス・エクステンダ（ＥＸＲ２）にもなる。
また、処理装置データ及び入出力データの両方は、ＥＸ
Ｒ１によって指定されたメモリ内の任意のセクションで
あるきわめて大きなメモリの同じセクションにおかれ
る。この場合、ＣＰ ＥＸＲはＣＰデータ・アドレス及
び入出力データ・アドレス両方に対するエクステンダと
して使用されるという２重の役割を有している。それ
故、ＣＰＥＡＭが非ゼロの値を有している場合、処理装
置エクステンダをＣＰＥＡＭの非ゼロの値にしたがっ
て、かつＤＡＴ−ＯＮモードが存在しているのか、ある
いはＤＡＴ−ＯＦＦモードが存在しているのかにしたが
って、ＡＳＴＥ、ＳＴＥ、ＰＴＥまたはＡＲのいずれか
から導くことができる。

【０１０１】入出力データに対するＯＲＢ拡張実アドレ
ッシング制御（図９） 図９はＯＲＢ制御ブロックのフィールドにアドレス・エ
クステンダＥＸＲ２をもたらす。ＯＲＢにＥＸＲ２フィ
ールドをおき、これを現行のＯＲＢ ＥＸＲ２値が定義
するメモリ・セクションにマップすることによって、Ｏ
ＲＢが制御するすべての入出力データのマッピングを制
約する。

【０１０２】ＩＯＥＡＭ＝０１というセッティングはＥ
ＸＲ２フィールドがＯＲＢ１８１にあることを示し、こ
れは実行されたＳＳＣＨ命令によって開始されるサブチ
ャネル・プログラムに対する主制御ブロックである。Ｅ
ＸＲ２の値はこのＳＳＣＨ命令によって開始されるチャ
ネル・プログラムのＣＣＷ８２及びＩＤＡＷ８３に含ま
れている小さい実アドレスによってアクセスされるすべ
ての入出力データに対するアドレス・エクステンダとし
て使用される。結果として得られる拡張実アドレス（Ｅ
ＲＡ）はきわめて大きなメモリのデータをアクセスする
ために使用される。

【０１０３】しかしながら、図９の制御ブロック（ＯＲ
Ｂ１８１、ＣＣＷブロック８２及びＩＤＡＷブロック８
３）に対する拡張は、ＣＰデータを含んでいるメモリ・
セクションに入出力制御ブロックをマップするＣＰＥＡ
ＭのセッティングによってＥＸＲ１制御される。それ
故、入出力プログラムがアクセスする入出力データはＥ
ＸＲ２によって、ＥＸＲ１によって配置される入出力制
御ブロックを含んでいるセクションと無関係に、きわめ
て大きなメモリの任意のセクションにマップされる。

【０１０４】ＯＲＢ１８１のＥＸＲ２フィールドの内容
によって指定される２ＧＢのメモリ・セクションは、現
行のＣＰＥＡＭのセッティングによって選択されるＥＸ
Ｒ１の内容によって指定される２ＧＢのメモリ・セクシ
ョンと異なっていてもよい。したがって、非ゼロのＩＯ
ＥＡＭのセッティングによって、ＥＸＲ１及びＥＸＲ２
フィールドが異なるエクステンダ値を含んでいる場合
に、入出力操作に関連するＣＰ及び入出力データをメモ
リの異なるセクションにマップすることが可能となる。

【０１０５】入出力データに対するＣＣＷ拡張実アドレ
ッシング 図１０はサブチャネル（入出力）プログラムの各ＣＣＷ
にＥＸＲ２フィールドを有している実施例を表してお
り、これは現在実行されている入出力プログラムのＯＲ
ＢブロックにあるＩＯＥＡＭフィールドのＩＯＥＡＭ＝
１０というセッティングによって示されている。この場
合、複数のＣＣＷを有する入出力プログラムは、それぞ
れをメモリの任意のセクションにセットできるそれぞれ
の複数のＥＸＲ２フィールドを含んでいる。すなわち、
ＣＣＷのそれぞれのＥＸＲ２フィールドを同一のＥＸＲ
２値にセットすることも、異なる値にセットすることも
できる。特定のＣＣＷを有するＥＸＲ２フィールドはＣ
ＣＷによって、またＣＣＷによってアクセスされる何ら
かのＩＤＡＷによって生成されるデータＥＲＡ（拡張実
アドレス）のみを拡張する。結果として得られるＥＲＡ
は要求された入出力データにアクセスするためにきわめ
て大きなメモリに送られる。図１０はＩＤＡＷを使用す
る場合、及び使用しない場合の２つの可能性を示してい
る。図１０に示す第２のＣＣＷはＩＤＡＷを使用しな
い。これは以前のＣＣＷとは異なるアドレス・エクステ
ンダを有することができる。これはこれをＥＸＲ２^と
呼ぶことによって示されている。

【０１０６】しかしながら、図１０の制御ブロック（Ｏ
ＲＢ８１、ＣＣＷブロック１８２及びＩＤＡＷブロック
８３）に対する拡張は、入出力プログラムを開始したＳ
ＳＣＨ命令を出したＣＰプログラムを含んでいるメモリ
・セクションに、入出力制御ブロックをマップするＣＰ
ＥＡＭのセッティングによってＥＸＲ１制御される。そ
れ故、この入出力プログラムがアクセスする入出力デー
タはＥＸＲ２値によって任意のセクションへ、独立して
マップされ、入出力プログラムをＣＰプログラムとは異
なり、かつきわめて大きなメモリのＣＰデータとは異な
るセクションにおくことが可能となる。

【０１０７】それ故、ＩＯＥＡＭ＝１０の効果は、アク
セスされた入出力データ位置を、異なるＣＣＷ ＥＸＲ
２フィールドの内容によって指定されたきわめて大きな
メモリの２ＧＢのセクションの任意のものにマップする
ことを可能とするものである。したがって、高位セクシ
ョンの選択の融通性が得られ、各ＣＣＷに対して、現行
のＣＰデータのマッピングを制御する現行のＥＸＲ１値
によって選択されたメモリ・セクションとは異なるセク
ションを使用することが可能となる。

【０１０８】入出力データに対するＩＤＡＷ拡張実アド
レッシング制御 従来の入出力プログラムは入出力プログラムのＣＣＷに
よってアクセスされるＩＤＡＷブロック（一連の１つま
たは複数のＩＤＡＷを含んでいる）を有することができ
る。各ＩＤＡＷは入出力データをメモリに配置するため
の小さい実アドレスを含んでいる。入出力プログラムの
異なるＣＣＷは異なるＩＤＡＷブロックをアドレスする
ことができる。入出力プログラムの中には、このプログ
ラムがアクセスする入出力データに対して分散したメモ
リ位置をアドレスする多数のＩＤＡＷを含んでいる単一
のＩＤＡＷブロックをアドレスする単一のＣＣＷからな
るものもある。この実施例によって、ブロック内のＩＤ
ＡＷが提供する小アドレスをきわめて大きなメモリの異
なるセクションに配置することが可能となる。

【０１０９】図１１はＩＤＡＷの実施例を表しており、
これはサブチャネル（入出力）プログラムのＯＲＢ Ｉ
ＯＥＡＭフィールドのＩＯＥＡＭ＝１１によって示され
ており、プログラムの各ＩＤＡＷにはＥＸＲ２フィール
ドが設けられている。

【０１１０】ＩＤＡＷのあらゆるＥＸＲ２フィールド
を、メモリ内で利用できるあらゆるセクションを表すよ
うに設定することができる。特定のＩＤＡＷのＥＸＲ２
フィールドはそのＩＤＡＷに対して生成された小アドレ
スのみを拡張する。すなわち、ＩＤＡＷのそれぞれのＥ
ＸＲ２フィールドを同じＥＸＲ２または異なるＥＸＲ
２、すなわちＥＸＲ２^に設定することができる。この
場合、複数のＩＤＡＷを有している入出力プログラムは
それぞれの複数のＥＸＲ２フィールドを有しており、こ
れらはそれぞれにメモリの任意のセクションに設定され
る。すなわち、ＩＤＡＷのそれぞれのＥＸＲ２フィール
ドを同じＥＸＲ２値に設定することも、異なる値に設定
することができる。

【０１１１】特定のＩＤＡＷを有するＥＸＲ２フィール
ドはこのＩＤＡＷによって生成されたデータＥＲＡ（拡
張実アドレス）のみを拡張する。結果として得られるＥ
ＲＡは要求された入出力データにアクセスするためにき
わめて大きなメモリに送られる。

【０１１２】図１１のＣＣＷはＥＸＲフィールドを有し
ていない（ただし、ＩＤＡＷをアドレスしないＣＣＷが
ＥＸＲ２フィールドも有している他のＩＯＥＡＭモード
を提供することは容易にできる）。図１１の実施例にお
いて、ＣＣＷデータ・アドレスはＣＰＥＡＭから得られ
るＥＸＲ１によって拡張されるので、ＣＣＷがアドレス
するデータがＣＰデータと同じセクションにおかれ、同
じ出入力プログラムでＩＤＡＷがアドレスするデータが
きわめて大きなメモリの他のセクションにおかれる。

【０１１３】図１１の入出力制御ブロック（ＯＲＢ８
１、ＣＣＷブロック８２及びＩＤＡＷブロック１８３）
対するアドレスの拡張は、ＣＰＥＡＭのセッティングに
よってＥＸＲ１制御される。それ故、入出力制御ブロッ
クはＳＳＣＨ開始命令を出したＣＰプログラムを含んで
いるメモリ・セクションに配置される。したがって、入
出力プログラムがアクセスする入出力データはＥＸＲ２
値によって、、ＣＰプログラムを含んでいるセクション
と無関係にきわめて大きなメモリの任意のセクションに
配置される。

【０１１４】それ故、ＩＯＥＡＭ＝１１の効果は、ＩＤ
ＡＷに対して生成される結果として得られる拡張実アド
レス（ＥＲＡ）を、同じ入出力プログラムのＣＣＷによ
って直接アドレスされる入出力データを受け取るセクシ
ョンとは異なるものでよいきわめて大きなメモリの１つ
または複数の異なるセクションにマップすることを可能
とするものである。したがって、ＩＤＡＷを使用して同
じプログラムのＣＣＷのデータ・アドレスとは異なるメ
モリのセクションの選択を制御することを可能とするこ
とによって、入出力データに対するメモリ・セクション
の選択での融通性が得られる。したがって、ＩＤＡＷ
ＥＸＲ２フィールドが異なるエクステンダ値を含んでい
る場合に、メモリの多くの異なるセクションを使用する
ことができる。

【０１１５】本発明を好ましい実施例を参照して説明し
たが、特許請求の範囲で規定する本発明の真の精神及び
範囲から逸脱することなく行うことのできる各種の改変
及び変更が、当分野の技術者には明かであろう。

【図面の簡単な説明】

【図１】独立したアドレス・スペース内のそれぞれの仮
想アドレスが、従来技術におけるような３１ビットの実
アドレスを使用するために最大２ギガバイトのサイズを
有する同一の小さい実メモリに同時にアドレスできるよ
うにするために、アクセス・レジスタ変換（ＡＲＴ）を
利用して動的アドレス変換（ＤＡＴ）を行う複数の処理
装置を示す図面である。

【図２】小さな論理アドレスを使用する古いプログラム
が大きな実アドレスを必要とするきわめて大きなメモリ
にアクセスするのを可能とするために、本発明の実施例
が使用する互換モードを示す図面である。

【図３】きわめて大きなメモリを使用できるように、中
央演算処理装置によって提供される小さな実アドレスを
拡張するための本発明の実施例のＤＡＴ−ＯＦＦモード
を示す図面である。

【図４】仮想アドレスから一意の拡張実アドレスを生成
するために、中央演算処理装置が本発明の実施例で使用
する修正ＡＲＴ／ＤＡＴプロセスを示す図面である。

【図５】きわめて大きなメモリ内のデータにアクセスす
るための拡張アドレスを生成するために従来の小さな仮
想アドレスを変換している中央演算処理装置によって得
られる小さな実アドレスを拡張するためのＡＳＴＥモー
ドを示す図面である。

【図６】きわめて大きなメモリ内のデータにアクセスす
るための拡張アドレスを生成するために従来の小さな仮
想アドレスを変換している中央演算処理装置によって得
られる小さな実アドレスを拡張するためのＳＴＥモード
を示す図面である。

【図７】きわめて大きなメモリ内のデータにアクセスす
るための拡張アドレスを生成するために従来の小さな仮
想アドレスを変換している中央演算処理装置によって得
られる小さな実アドレスを拡張するためのＰＴＥモード
を示す図面である。

【図８】小さなデータ・アドレスが、小アドレスを使用
するプログラムによってＩ／Ｏ装置に与えられている小
さなデータアドレスが、きわめて大きなメモリとの間で
データの読み書きを行えるようにするための本発明の実
施例の互換モードを示す図面である。

【図９】Ｉ／Ｏ装置に与えられている小さなＩ／Ｏデー
タ・アドレスがきわめて大きなメモリとの間でデータの
読み書きを行えるようにするために、本発明の実施例で
Ｉ／Ｏデータ・アドレスを拡張するためのＯＲＢモード
を示す図面である。

【図１０】Ｉ／Ｏ装置に与えられている小さなＩ／Ｏデ
ータ・アドレスがきわめて大きなメモリとの間でデータ
の読み書きを行えるようにするために、本発明の実施例
でＩ／Ｏデータ・アドレスを拡張するためのＣＣＷモー
ドを示す図面である。

【図１１】Ｉ／Ｏ装置に与えられている小さなＩ／Ｏデ
ータ・アドレスがきわめて大きなメモリとの間でデータ
の読み書きを行えるようにするために、本発明の実施例
でＩ／Ｏデータ・アドレスを拡張するためのＩＤＡＷモ
ードを示す図面である。

フロントページの続き (72)発明者 ブレント・アレン・カールソン アメリカ合衆国55901、ミネソタ州ロチェ スター、エイス・ストリート・エヌ・ダブ リュー 228番地 (72)発明者 ムーン・ジュ・キム アメリカ合衆国12524、ニューヨーク州フ ィッシュキル、フリントロック・ロード 33番地 (72)発明者 マイケル・ジェラード・モール アメリカ合衆国12540、ニューヨーク州ラ グランジェビル、スクェア・ウッド・ドラ イブ 20番地 (72)発明者 キャスパー・アンソニー・スカルジ アメリカ合衆国12601、ニューヨーク州ポ ーキープシー、アカデミー・ストリート 160番地 (72)発明者 バースカー・シンハ アメリカ合衆国12590、ニューヨーク州ワ ッピンジャース・フォールス、ケンデル・ ドライブ 19番地

Claims (8)

【特許請求の範囲】
1. 【請求項１】小アドレスのサイズをより大きなメモリの
   任意の位置にアクセスすることを可能ならしめることに
   よって拡張するコンピュータ・システムにおけるアドレ
   ス拡張方法において、 実行されているプログラムの命令のオペランドによって
   １つの小アドレスを生成するステップと、 小アドレスにエクステンダを提供するために複数のタイ
   プのエクステンダ・フィールドのうち使用可能となって
   いるものを示すためのエクステンダ・モード・フィール
   ドを提供し、及び大きなメモリ中の特定のセクションを
   表示する１つのエクステンダ値を前記エクステンダ・フ
   ィールドにおくステップと、 前記エクステンダ値を前記１つの小アドレスの上位の桁
   端に連結することによって、大きなメモリの任意のセク
   ションの位置をアドレスする拡張アドレスを生成するス
   テップとを含む方法。
2. 【請求項２】大きなメモリの任意の位置へのアクセスを
   可能とするために小アドレスのサイズを拡張するコンピ
   ュータ・システムの方法において、 前記小アドレスがアドレス変換されたものではない実ア
   ドレスであることをコンピュータ・システムにおいて示
   すステップと、 前記エクステンダ・フィールドを、コンピュータ・シス
   テム内の基本レジスタとして使用可能な各汎用レジスタ
   と関連付けるステップと、 各基本レジスタが関連するエクステンダ・フィールドを
   有していることを示すためにエクステンダ・モード・フ
   ィールドを初期化するステップと、 をさらに含んでいる請求項１記載の方法。
3. 【請求項３】大きなメモリの任意の位置へのアクセスを
   可能とするために小アドレスのサイズを拡張するコンピ
   ュータ・システムの方法において、 汎用レジスタが基本レジスタとして使用されているとき
   は、当該汎用レジスタはそれぞれが関連付けられたアク
   セス・レジスタを有し、 前記アクセス・レジスタと関連付けられた汎用レジスタ
   が小さい実アドレス生成命令のオペランドを格納する基
   本レジスタとして使用されているときに、前記エクステ
   ンダ・フィールドを各アクセス・レジスタに提供するス
   テップと、 をさらに含んでいる請求項２記載の方法。
4. 【請求項４】大きなメモリの任意の位置にアクセスする
   ために小アドレスの初期サイズを拡張する方法におい
   て、 前記エクステンダ・モード・フィールドに互換標識を設
   けることによって拡張アドレスが生成されないことを示
   すステップと、 全てのエクステンダ・フィールドが活動化されていない
   ことをエクステンダ・タイプ選択フィールドが示してい
   る場合は、前記小アドレスが大きなメモリの最初のセク
   ションのみにアクセスするステップと、 をさらに含んでいる請求項１記載の方法。
5. 【請求項５】大きなメモリの任意の位置にアクセスする
   ことを可能とするために、小アドレスのサイズを拡張す
   るためのコンピュータ・システムの方法において、 入出力装置データ・アクセス・プログラムのための制御
   ブロックに前記エクステンダ・モード・フィールドを配
   置するステップと、 前記エクステンダ・フィールドを制御ブロックに関連付
   けるステップと、 前記関連付けられたエクステンダ・フィールドのエクス
   テンダ値を前記１つの小アドレスの上端に連結すること
   によって拡張アドレスを生成するステップと、 を含む請求項１記載の方法。
6. 【請求項６】小アドレスのサイズをより大きなメモリの
   任意の位置にアクセスすることを可能ならしめるために
   拡張するコンピュータ・システムにおける手段であっ
   て、 複数の中央演算処理装置（ＣＰ）及び大きなアドレスに
   よってアドレスされるきわめて大きなメモリを有するコ
   ンピュータ・システムと、 小さい仮想アドレスから小さい実アドレスのアドレス変
   換に使用するエクステンダ・フィールドであって、その
   各々がページ・テーブル項目（ＰＴＥ）またはセグメン
   ト・テーブル項目（ＳＴＥ）と関連付けられたエクステ
   ンダ・フィールドと、 いずれかのＣＰからの命令オペランドのアドレス変換中
   に前記関連付けられたＰＴＥがアクセスされたときに、
   前記エクステンダ・フィールドの内容を出力する手段
   と、 出力された前記エクステンダ・フィールドの内容を前記
   小さい実アドレスの上位の桁端に連結し、オペランドが
   きわめて大きなメモリ内で要求したデータにアクセスす
   るための大きなアドレスを提供する手段と、 からなる前記手段。
7. 【請求項７】小アドレスのサイズをより大きなメモリの
   任意の位置にアクセスすることを可能ならしめるために
   拡張するためのコンピュータ・システムの手段におい
   て、 コンピュータ・システムが複数の中央演算処理装置（Ｃ
   Ｐ）、及び大きなアドレスによってアドレスされるきわ
   めて大きなメモリを有しており、 コンピュータ・システムの各中央演算処理装置（ＣＰ）
   が汎用レジスタのセット（ＧＲ）、ならびに基本レジス
   タとして使用することができるＧＲに関連付けられたア
   クセス・レジスタのセット（ＡＲ）を有しており、前記
   関連付けられたＧＲが基本レジスタとして使用されるも
   のである場合はＡＲにそれぞれのアドレス・スペースの
   表示とともにＡＲをロードするステップと、 コンピュータ・システムが認識する各アドレス・スペー
   スに対する項目を含んでいる仮想アドレス・スペース内
   で各項目（ＡＳＴＥ）に関連付けられているエクステン
   ダ・フィールドと、 前記関連付けられたＡＳＴＥが、小さい実アドレスへの
   仮想アドレス変換を要求する命令オペランドを含んでい
   るアドレス・スペースによってアクセスされた場合に、
   ＡＳＴＥに関連したエクステンダ・フィールドの内容を
   出力するための手段と、 前記出力されたエクステンダ・フィールドの内容をオペ
   ランドとして提供された仮想アドレスをアドレス変換し
   て生成された小さい実アドレス出力の上位の桁端に連結
   する手段と、 からなる前記手段。
8. 【請求項８】小アドレスのサイズをより大きなメモリの
   任意の位置にアクセスすることを可能ならしめることに
   よって拡張するためのコンピュータ・システムの手段に
   おいて、 コンピュータ・システムが少なくとも１つの中央演算処
   理装置（ＣＰ）、及び大きなアドレスによってアドレス
   されるきわめて大きなメモリを有しており、 メモリ内でアクセスされる各命令に対してＣＰ内に命令
   アドレスを生成する手段と、 各命令アドレスと関連付けるためにＣＰに配置されたエ
   クステンダ・フィールドと、 エクステンダ・フィールドに含まれているエクステンダ
   を、命令アドレスの上位の桁端に連結することによって
   拡張命令アドレスを生成し、前記きわめて大きなメモリ
   内の命令にアクセスするための拡張命令アドレスを形成
   する手段と、 からなる前記手段。