JPH0259839A - 拡張記憶制御システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 皮丘光１ 本発明は拡張記憶制御システムに関し、特にバックアッ
プ記憶として主アクセス記憶領域以外に拡張記憶領域を
有する主記憶装置における拡張記憶制御システムに関す
る。

従来技術 昨今、性能上の観点から要求される主記憶容量は増大の
一途をたどり、アーキテクチャ上グロダラムが管理し得
る最大容量を超えようとしている。

この要求に対し、最近米国特許第４，４７６．５２４号
公報に示される様に拡張メモリという考え方が導入され
てきた。これは、プログラムが意識する主メモリ装置と
は別に拡張メモリよりやや低速ではあるが、ディスク記
憶等の大容量バックアップ記憶よりははるかに高遠な記
憶装置を追加し、この拡張メモリを主メモリのバックア
ップ記憶とじて使用しようというものである。

上述した、拡張メモリはあくまで主メモリのバックアッ
プ記憶として使われているため、拡張メモリ上のデータ
にプログラムがアクセスする場合、拡張メモリから一担
主メモリにロードしてからでないとアクセスできず、ま
た不要となったデータの場合、主メモリから拡張メモリ
へ退避する必要もあり、データ転送時間は早いがデータ
転送自体が無くなった訳ではないので、相変わらずデー
タ転送時間がオーバヘッドになっている。

発明の目的 そこで、本発′明はこの様な従来のものの問題点を解決
すべくなされたものであって、その目的とするところは
、拡張メモリと主メモリとの間のデータ転送に相当する
オーバヘッドをなくした高性能の拡張記憶制御システム
を提供することにある。

発明の構成 本発明によれば、中央処理装置と入出力処理装置とによ
りアクセス可能に構成され、主アクセス記憶領域の他に
拡張記憶領域を有し、物理記憶上の番地を特定するため
の物理アドレスによりアクセスされる主記憶装置を含む
データ処理装置ける拡張記憶制御システムであって、各
々が前記主記憶装置内の所定部分を示す物理アドレスを
保持する複数のエントリよりなり、前記中央処理装置か
らの前記主アクセス記憶領域のアドレスとして指定され
る実アドレスによりアクセスされ、この実アドレスを前
記物理アドレスに変換するアドレス変換テーブルを有し
、前記アドレス変換テーブルに閑持されているエントリ
である物理アドレスを＠換えて、実アドレスと物理アド
レスとの対応関係を変更自在とし、前記入出力処理装置
からの前記主記憶装置へのアクセスは物理アドレスによ
り直接性われるようにしたことを特徴とする拡張記憶制
御システムが得られる。

実施例 次に本発明について図面を参照して説明する６ＣＰＵＩ
は中央処理装置であり、主記憶アクセス時信号線１０に
１２ビツトの実ページ番号、信号線１１に１２ビツトの
ページ内アドレスの合計２４ビツトの実アドレスを夫々
出力する。ｌ０Ｐ２は入出力処理装置であり、主記憶ア
クセス時は信号線２０に１３ビツトの物理ページ番号と
１２ビツトのページ内アドレスの合計２５ビツトの物理
アドレスを出力する。

テーブル３は４　、０９６個のエントリからなり、各エ
ントリには１３ビツトの物理ページ番号を保持しており
、信号線１０にロニドされたＣＰＵＩかアクセス要求し
た実アドレス中の実ページ番号で索引され、対応する１
３ビツトの物理ページ番号を信号ＦＡ３０に出力する。

信号線３０と１１は供給されＣＰＵＩからの２５ビツト
の主記憶アクセス用物理アドレスとされる。

マルチプレクサ４はＣＰＵＩとｌ０Ｐ２からのそれぞれ
２５ビツトの物理アドレスを要求に合わせ切換えるもの
である。ＭＥＭ５はマルチプレクサ４から信号線４０を
介して供給された物理アドレスでアドレスされる主記憶
装置であり、３３，５５４．４３２バイトの記憶容量を
有し、これが４，０９６バイトごとの８，１９２個のペ
ージに分割されている。そのうち半分の４，０９６ペー
ジが主アクセス記憶領域であり、残りの４，０９６ペー
ジが拡張記憶領域である。

ＣＰＵＩおよびｌ０Ｐ２からの主記憶の読出しまたは書
込み時のＭＥＭ５とのデータの授受は信号線１２．１３
および２１．２２を介して行なわれる。

次に具体例を用いてさらに詳細に説明する。第１図に示
す実施例の初期状態では、実ページ番号の“０〜４０９
５がそれぞれ主アクセス記憶領域の物理ページ番号の″
Ｏ〜４，０９５　”に対応づけられているとする。つま
り、テーブル３の１６進エントリ番号“０００〜ＦＦＦ
”の各エントリが対応する１６進の物理ページ番号”ｏ
ｏｏｏ〜ＯＦ　Ｆ　Ｆ　”をそれぞれ保持している。従
って、ＭＥＭ５の１６進物理ページ番号“００００〜０
ＦＦＦ”がＣＰＵＩ、により使用され、１６進物理ペー
ジ番号″１０００〜１ＦＦＦ”はＣＰＵＩでは使用され
ておらず、拡張記憶領域となっている。

いま、ＣＰＵＩ上で実行中のプログラムがＭＥＭ５上に
存在しない新たなページを必要としており、このために
比較的使用される可能性の少ない１６進の実ページ番号
“１２３”を置換えようとしているとする。

まず、ｌ０Ｐ２に対して所望のデータをディスク装置（
図示せず）から１６進の物理ページ番号’　１０００”
ヘロードするよう指示する。これによりｌ０Ｐ２はチャ
ネル経由でディスク装置からの所望ページロードを実行
する。ロードが完了すると、ｌ０Ｐ２はＣＰＵＩに対し
て完了通知を行ない、これを受けたＣＰＵＩはテーブル
３の１６進エントり番号”１２３”に１６進物理ページ
番号”１０００’を書込む。この時点でＣＰＵＩからの
１６進実ページ番号゛１２３”へのアクセスは物理ペー
ジ番号が“”１０００”に変わる。

以下同様の動作でページ入れ換えが行なわれながら処理
が進んで行き、再び１６進物理ページ番号“０１２３　
”に保持されたデータをＣＰＵＩ上で実行中のプログラ
ムが必要とし、このために１６進の実ページ番号“ＡＢ
Ｃ”を置換えようとしたとする。この場合、所望のペー
ジは既にＭＥＭＳ上に保持されているため、これをＣＰ
ＵＩからアクセスできるようにずれば良い、従ってテー
ブル３の１６進エントリ番号“ＡＢＣ”に１６進物理ペ
ージ番号“０１２３　”を書込むだけで置換えは完了す
る。

発明の詳細 な説明したように、本発明によれば、主記憶装置上にプ
ログラムが通常アクセスする主アクセス領域とそのバッ
クアップ記憶として使用される拡張記憶領域とを設け、
かつ中央処理装置か主記憶アクセスアドレスとして指定
する実アドレスを上記主アクセス領域内を示す物理アド
レスに変換するためのテーブルを備えることにより、主
アクセス記憶領域と拡張記憶領域の構成をダイナミック
に変更し、高速バックアップメモリと主メモリ間のペー
ジ転送を転送時間のオーバヘッドなしに実行するのと等
価の効果を得る高性能な拡張記憶システムを実現可能で
あるという効果がある。

【図面の簡単な説明】

第１図は本発明の実施例のシステムブロック図である。 主要部分の符号の説明 １・・・・・・中央処理装置 ２・・・・・・入出力処理装置 ３・・・・・・アドレス変換テーブル ５・・・・・・主記憶装置 第１図

Claims (1)

【特許請求の範囲】
1. （１）中央処理装置と入出力処理装置とによりアクセス
   可能に構成され、主アクセス記憶領域の他に拡張記憶領
   域を有し、物理記憶上の番地を特定するための物理アド
   レスによりアクセスされる主記憶装置を含むデータ処理
   装置における拡張記憶制御システムであって、各々が前
   記主記憶装置内の所定部分を示す物理アドレスを保持す
   る複数のエントリからなり、前記中央処理装置からの前
   記主アクセス記憶領域のアドレスとして指定される実ア
   ドレスによりアクセスされ、この実アドレスを前記物理
   アドレスに変換するアドレス変換テーブルを有し、前記
   アドレス変換テーブルに保持されているエントリである
   物理アドレスを書換えて、実アドレスと物理アドレスと
   の対応関係を変更自在とし、前記入出力処理装置からの
   前記主記憶装置へのアクセスは物理アドレスにより直接
   行われるようにしたことを特徴とする拡張記憶制御シス
   テム。