JPH04170651A - 拡張記憶転送制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は拡張記憶転送制御方式に関し、特に拡張記憶装
置と主記憶装置又は外部記憶装置とのデータの移送方式
におけるデータ転送の高速化に関する。

〔従来の技術〕

大規模科学技術計算を実施するスーパーコンピユーでは
対象とする問題点の規模も大きくなり必要とするデータ
のすべてを主記憶装置上におくことはむずかしくその結
果主記憶装置と高速データ転送が可能でかつ大容量の拡
張記憶装置を設け、主記憶装置上に置ききれないデータ
は拡張記憶装置上におくようにしている。

また、拡張記憶装置はダイナミックＲＡＭ等の半導体素
子で構成される為に容量には限界があり、また停電等で
データの損失を防止する為に、磁気ディスク装置や光デ
イスク装置等の外部記憶装置と直接データ転送を行なえ
るようになっている。

従来この種の拡張記憶装置と主記憶装置又は外部記憶装
置とのデータの移送を行なう装置では、高速データ転送
を実現する為に、拡張記憶装置とのデータ転送はある一
定のブロック単位に行なうようになっており、また外部
記憶装置と拡張記憶装置とのデータ転送は、入出力プロ
セッサが外部記憶装置との移送データを主記憶装置への
７クセスと同じように例えば８バイト単位で拡張記憶装
置にアクセスしている。拡張記憶制御部では拡張記憶装
置から外部記憶装置へのデータの移送の場合には、入出
力プロセッサからの８バイトのＩＪ−ド要求を受は付け
ると、拡張記憶装置から定められたブロック単位で読み
吊しを行ない必要とする８バイトデータのみを入出力プ
ロセッサにリプライデータとして移送し、他のデータは
捨てるようになっていた。

また、入出力プロセッサからの拡張記憶装置へのアクセ
スを受付けた時に、主記憶装置と拡張記憶装置との間で
データ移送を行なっている場合には、データの移送が終
了するまで入出力プロセッサからの要求を待たせること
になっていた。

〔発明が解決しようとする課題〕

上述した従来の拡張記憶装置と主記憶装置又は外部記憶
装置とのデータ転送では、外部記憶装置へのデータ移送
では拡張記憶装置からの不必要なデータの読み出しが行
なわれる為にアクセスタイムが増加し、演算プロセッサ
からの主記憶装置とのデータ転送と入出力プロセッサか
らの要求が同時に行った場合にはどちらか一方の要求が
ブロック単位の転送が終了するまで待たされることにな
るので、システム全体のスループットが低下するという
欠点がある。

〔課題を解決するための手段〕

本発明の拡張記憶転送制御方式は、１つ又は複数の演算
プロセッサと、外部記憶装置が接続される入力出プロセ
ッサと、主記憶装置と、拡張記憶装置と、これらプロセ
ッサおよび各記憶装置を制御するシステム制御装置とを
含んだ情報処理装置において、前記拡張記憶装置のデー
タと同一のデータを一定のブロック単位で複数個保持す
るデータ記憶手段と、前記データ記憶手段のブロックに
対応して前記拡張記憶装置内でのアドレスを記憶するア
ドレス記憶手段とを含み、 前記演算プロセッサからの前記主記憶装置と前記拡張記
憶装置とのデータ移送要求又は前記入出力プロセッサか
らの前記外部記憶装置と前記拡張記憶装置とのデータ移
送要求により前記プロセッサから指定された前記拡張記
憶装置のアドレスと前記アドレス記憶手段に記憶されて
いるアドレスを比較し前記データ記憶手段に有効なデー
タが格納されている場合は前記データ記憶手段と前記主
記憶装置又は外部記憶装置とでデータの移送を行ない、
前記データ記憶手段に有効なデータがない場合には前記
拡張記憶装置と前記主記憶装置又は前記外部記憶装置と
でデータの移送を行なうと同時に前記データ記憶手段に
移送データの格納を行ないかつ前記アドレス記憶手段の
アドレスの更新を行なう拡張記憶制御手段を有している
。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図は本発明の一実施例のシステム構成を示す。第１
図において、本発明の一実施例はシステム制御装置１０
と、これに接続される１つ又は複数個の演算プロセッサ
１１および入出力プロセッサ１２とを有しており、更に
システム制御装置１０には主記憶装置１３および拡張記
憶装置１４が接続されており、このシステム制御装置１
０内には拡張記憶装置１４とのデータ転送を制御する拡
張記憶制御部１５を有している。入出力プロセッサ１２
には外部記憶装置である磁気ディスク装置１６が接続さ
れている。

第２図は本発明の一実施例におけるシステム制御装置を
示す。第２図において、このシステム制御装置には拡張
記憶制御部１５を有しており、この中にはアドレス記憶
部２３とデータ記憶部２６とを含んでいる。データ記憶
部２６は拡張記憶装置１４内の記憶データの一部をブロ
ック単位で例えばＩＫバイト単位にＩＭバイト分のデー
タを記憶することができる。

アドレス記憶部２３はデータ記憶部２６に記憶されてい
るデータの拡張記憶装置上のアドレスを記憶する。リク
エスト受信部２１は演算プロセッサ１１又は入出力プロ
セッサ１２からの拡張記憶装置１４への書込み読み出し
要求を受付け、アドレス受信部２２は演算プロセッサ１
１又は入出力プロセッサ１２からのリクエストと同時に
送られてくる拡張記憶アドレスを受は付ける機能を有し
ている。

判定回路２４はアドレス受信部２２の内容とアドレス記
憶部２３の内容を比較しデータ記憶部２６に有効なデー
タが記憶されているかどうか判定する。

リクエスト送出部２５は判定回路２４によりデータが無
効な場合は拡張記憶装置１４に書込／読出要求を送出し
、セレクタ２７．２８は判定回路２４により拡張記憶装
置１４又は主記憶装置１３へ送るデータを切り換える機
能を有している。

第３図は本実施例のデータ記憶部２６とアドレス記憶部
２３を示す。

第３図において、データ記憶部２６とアドレス記憶部２
３は例えばデータ記憶部２６に記憶されるデータのブロ
ック単位をＩＫバイトとして拡張記憶装置上のアドレス
を示すアドレス受信レジスタの上位ビットがデータ記憶
部２６とアドレス記憶部２３のワードアドレスを示し、
アドレスの中位ビットがアドレス記憶部２３に記憶され
るアドレスとデータ記憶部２６に記憶されているＩＫバ
イト単位のブロックのアドレスを示しており、アドレス
の下位ビットがデータ記憶部２６のブロック内のバイト
単位のアドレスを示している。

次に本発明の一実施例について入出力プロセッサが拡張
記憶装置１４から外部記憶装置である磁気ディスク装置
１６へのデータの移送を行なう場合を例にしてその動作
を説明する。

入出力プロセッサ１２は拡張記憶装置１４からのデータ
の読み出しを行なう為に、拡張記憶のアドレスＡといっ
しょに読み出し要求を送出する。

入出力プロセッサ１２への読み出しはブロック単位では
行なわず例えば８バイト単位のデータ読み出しにて行な
い、アドレスも８バイト単位で与えられる。拡張記憶装
置１４はリクエスト受信部２１とアドレス受信部２２で
入出力プロセッサ１２からの読み出し要求を受は付ける
と、アドレス受信部２２に格納された拡張記憶のアドレ
スＡの上位ビットをアドレス記憶部２３を構成するＲＡ
Ｍのワードアドレスとして与えて、アドレスＡの上位ビ
ットが示すアドレスに記憶されている拡張記憶のアドレ
スＢを読み出す。次にアドレス記憶部２３から読み出し
たアドレスＢと入出力プロセッサ１２からのアドレスＡ
の中位のビットを判定回路２４に入力し、一致していれ
ばアドレスＡが示す拡張記憶装置１４上のデータと同一
のデータがデータ記憶部２６のアドレスＡの上位ビット
をワードアドレスとする番地にＩＫバイトのブロックで
格納されていると判定する。

そして、アドレスの下位ビットによりＩＫバイトのブロ
ックから入出力プロセッサ１２が指定した８バイトのデ
ータを読み出し入出力プロセッサ１２に送出する。

入出力プロセッサ１２は移送するデータの拡張記憶装置
１４からの読み出しが終了するまで、８バイト単位の読
み出し要求を繰り返し送出してくる。

また、アドレス記憶部２３から読み出したアドレスＢと
入出力プロセッサ１２からのアドレスＡの中位ビットが
一致していない場合には、データ記憶部２６には有効な
データが格納されていないと判定し、リクエスト送出部
２５により拡張記憶装置１１４にＩＫバイトのブロック
読み出しを実行する。

拡張記憶装置１４からデータが読み出されると、データ
記憶部２６に格納し、アドレス記憶部２３内のアドレス
情報の更新を行なう。入出力プロセッサには必要な８バ
イトのデータを送出する。

また、磁気ディスク装置１６から拡張記憶装置１４への
移転する場合には入出力プロセッサ１２からのアドレス
Ａがアドレス記憶部２３のアドレスＢと一致した場合は
磁気ディスク装置１６から拡張記憶装置１４への書き込
みデータをデータ記憶部２６に書き込み、不一致の場合
には拡張記憶装置１４からＩＫバイトブロックをデータ
記憶部２６に読み出した後、入出力プロセッサ１２から
のデータの書き込みを行なう。

今までは、入出力プロセッサ１２からの拡張記憶装置１
４の読み出し／書込みについて述べたが、演算処理装置
１１からの主記憶装置１３と拡張記憶装置１４とのデー
タ転送の場合においてもデータ記憶部２６に有効なデー
タが格納されている場合には主記憶装置１３とデータ記
憶部２６とのデータ転送を行ない、有効なデータがない
場合には主記憶装置１３と拡張記憶装置１４とのデータ
転送を行なう。

また、入出力プロセッサ１２と演算処理装置１１からの
データ移送要求が同時に来た場合も、拡張記憶のアドレ
スが同一の場合を除いては、別々にデータ記憶部２６に
アクセスすることにより処理を同時に行なうことができ
る。

〔発明の効果〕

以上説明したように本発明は、拡張記憶装置に格納され
ているデータの一部をシステム制御装置内の記憶部に同
一のデータを保持することにより、入出力プロセッサか
らの拡張記憶装置のデータ転送や主記憶装置と拡張記憶
装置とのデータ転送の転送に要する時間が大幅に削減で
き、システム全体のスループットを向上できるという効
果がある。

【図面の簡単な説明】

第１図は本発明の一実施例のシステム構成を示すブロッ
ク図、第２図は本発明の一実施例におけるシステム制御
装置を示すブロック図、第３図はアドレス記憶部とデー
タ記憶部の構成図である。 １０・・・・・・システム制御装置、１１・・・・・・
演算プロセッサ、１２・・・・・・入出力プロセッサ、
１３・・・・・・主記憶装置、１４・・・・・・拡張記
憶装置、１５・・・・・・拡張記憶制御部、１６・・・
・・・磁気ディスク装置、２１・・・・・・リクエスト
受信部、２２・・・・・・アドレス受信部、２３・・・
・・・アドレス記憶部、２４・・・・・・判定回路、２
５・・・・・・リクエスト送出部、２６・・・・・・デ
ータ記憶部、２７・・・・・・セレクタ、２８・・・・
・・セレクタ、２９・・・・・・アドレス受信レジスタ
。 代理人　弁理士　　内　原　　　音 第　／　ｍ

Claims (1)

1. 【特許請求の範囲】 １つ又は複数の演算プロセッサと、外部記憶装置が接続
   される入力出プロセッサと、主記憶装置と、拡張記憶装
   置と、これらプロセッサおよび各記憶装置を制御するシ
   ステム制御装置とを含んだ情報処理装置において、 前記拡張記憶装置のデータと同一のデータを一定のブロ
   ック単位で複数個保持するデータ記憶手段と、 前記データ記憶手段のブロックに対応して前記拡張記憶
   装置内でのアドレスを記憶するアドレス記憶手段とを含
   み、 前記演算プロセッサからの前記主記憶装置と前記拡張記
   憶装置とのデータ移送要求又は前記入出力プロセッサか
   らの前記外部記憶装置と前記拡張記憶装置とのデータ移
   送要求により前記プロセッサから指定された前記拡張記
   憶装置のアドレスと前記アドレス記憶手段に記憶されて
   いるアドレスを比較し前記データ記憶手段に有効なデー
   タが格納されている場合は前記データ記憶手段と前記主
   記憶装置又は外部記憶装置とでデータの移送を行ない、
   前記データ記憶手段に有効なデータがない場合には前記
   拡張記憶装置と前記主記憶装置又は前記外部記憶装置と
   でデータの移送を行なうと同時に前記データ記憶手段に
   移送データの格納を行ないかつ前記アドレス記憶手段の
   アドレスの更新を行なう拡張記憶制御手段を有すること
   を特徴とする拡張記憶転送制御方式