JPH0259840A - 拡張記憶制御システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 １血欠！ 本発明は拡張記憶制御システムに関し、特にバックアッ
プ記憶として主アクセス記憶領域以外に拡張記憶領域を
有する主記憶装置における拡張記憶制御システムに関す
るものである。

良米肱韮 昨今、性能上の観点から要求される主記憶容量は増大の
一途をたどり、アーキテクチャ上プログラムが管理し得
る最大容量を越えようとしている。

この要求に対し、最近米国特許筒４，４７６．５２４号
公報に示される様に拡張メモリという考え方が導入され
てきた。これは、プログラムが意識する主メモリ装置と
は別に拡張メモリなる主メモリよりやや低速ではあるが
、ディスク記憶等の大容量バックアップ記憶よりははる
かに高速な記憶装置を追加し、この拡張メモリを主メモ
リのバックアッブ記憶として使用しようというものであ
る。

上述した拡張メモリはあくまで主メモリのバックアップ
記憶として使われているため、拡張メモリ上のデータに
プログラムがアクセスする場合、拡張メモリから一担主
メモリにロードしてからでないとアクセスできず、また
不要となったデータの場合、主メモリから拡張メモリへ
退避する必要もあり、データ転送時間は早がデータ転送
自体が無くなった訳ではないので、相変わらずデータ転
送時間がオーバヘッドになっている。

ｌ匪五１遊 そこで、本発明はこの様な従来のものの問題点を解決す
べくなされたものであって、その目的とするところは、
拡張メモリと主メモリとの間のデータ転送に相当するオ
ーバヘッドをなくした高性能の拡張記憶制御システムを
提供することにある。

九匪二Ｊメ 本発明によれば、中央処理装置と入出力処理装置とによ
りアクセス可能に構成され、主アクセス記憶領域の他に
拡張記憶領域を有し、物理記憶上の番地を特定するため
の物理アドレスによりアクセスされる主記憶装置を含む
データ処理装置における拡張記憶制御システムであって
、各々が前記主記憶装置内の所定部分を示す物理アドレ
スを保持する複数のエントリからなり、前記中央処理装
置及び入出力処理装置からの前記主アクセス記憶領域の
アドレスとして夫々指定される実アドレスによりアクセ
スされ、この実アドレスを前記物理アドレスに変換すべ
く前記中央処理装置及び入出力処理装置の各々に対応し
て設けられたアドレス変換テーブルを有し、前記アドレ
ス変換テーブルに保持されているエントリである物理ア
ドレスを夫々書換えて、実アドレスと物理アドレスとの
対応関係を変更自在としてなることを特徴とする拡張記
憶制御システムが得られる。

実施例 次に本命令について図面を参照して説明する。

第１図は本発明の一実施例を示すブロック図である。Ｃ
ＰＵＩは中央処理装置であり主記憶アクセス時信号１１
１１０に１２ビツトの実ページ番号、信号線１１に１２
ビツトのページ内アドレスの合計２４ビツトの実アドレ
スを夫々出力する。ｌ０Ｐ２は入出力処理装置であり、
ＣＰＵＩと同様主記憶アクセス時には信号線２０に１２
ビツトのページ番号、信号線２１に１２ビツトのページ
内アドレスの合計２４ビツトの実アドレスを夫々出力す
る。

テーブル３および４は各々４，０９６個のエントリから
なり、各エントリには１３ビツトの物理ページ番号を保
持しており、信号線１０または２０にロードされたＣＰ
ＵＩまたはｌ０Ｐ２がアクセス要求した実アドレス中の
実ページ番号で索引され、対応する１３ビツトの物理ペ
ージ番号を信号線３０または４０に出力する。信号線３
０と１１，４０と２１はそれぞれ結合され、ＣＰＵＩま
たはｌ０Ｐ２からの２５ビツトの主記憶アクセス用物理
アドレスとされる。

マルチプレクサ５は上記ＣＰＵ１とｌ０Ｐ２からのそれ
ぞれ２５ビツトの物理アドレスを要求に合わせ切換える
ものである。ＭＥＭ６はマルチプレクサ５から信号線５
０を介して供給された物理アドレスでアドレスされる主
記憶装置であり、３３５５４、４３２バイトの記憶容量
を有し、これが４，０９６バイトごとの８，１９２個の
ページに分割されている。

そのうち、半分の４，０９６ページが主アクセス記憶領
域であり、残りの４，０９６ページが拡張記・澹領域で
ある。

ＣＰＩＪＩ及びＩ　ＯＲ３からの主記憶の読出しまたは
書込み時のＭＥＭ６とのデータの授受は信号線１２．１
３及び２２．２３を介して行われる。

次に具体例を用いてさらに詳細に説明する。第１図に示
す実施例の初期状態では、ＣＰＵＩ、ｌ０Ｐ２とも実ペ
ージ番号の“０〜４，０９５　”“がそれぞれ主アクセ
ス記憶領域の物理ページ番号の“０〜４，０９５”に対
応づけられているとする。つまり、テーブル３．４とも
１６進のエントリ番号“０００〜Ｆ　Ｆ　Ｆ　”の各エ
ントリが対応する１６進の物理ページ番号”　ｏｏｏｏ
〜ＯＦ　Ｆ　Ｆ　”をそれぞれ保持している。

従って、ＭＥＭ６の１６進物理ページ番号“ｏｏｏ。

〜０ＦＦＦ’“がＣＰＵＩ、ｌ０Ｐ２によりｆ重用され
、１６進物理ページ番号″１０００〜１ＦＦＦ”は使用
されておらず、拡張記憶領域となっている。

いま、ＣＰＵＩ上で実行中のプログラムがＭＥＭ６上に
存在しない新たなページを必要としており、このために
比較的使用される可能性の少ない１６進の実ページ番号
″１２３　”を置換えようとしているとする。まず、テ
ーブル４の１６進エンＩ・り番号“１２３　”に１６進
物理ページ番号“１０００″を書込む、このときテーブ
ル３は書換えないのでＣＰＵＩからは１６進の実ページ
番号”１２３°゛（つまり物理ページ番号“０１２３”
　’）へのアクセスはそれ連通りに行なえる。

次いで、ｌ０Ｐ２に対して所望のデータをディスク装置
（図示せず）から１６進の実ページ番号′１２３″　（
つまり物理ページ番号’１０００”　）ヘロードするた
めのチャネルプログラムの実行を指示する。これにより
ｌ０Ｐ２はチャネル経由でディスク装置からの所望ペー
ジロードを実行する。ロードが完了すると、ｌ０Ｐ２は
ＣＰＵＩに対して完了通知を行ない、これを受けたＣＰ
ＵＩはテーブル３の１６進エンＩ・り番号“１２３°°
に１６進物理ページ番号“１０００”を書込む、この時
点でＣＰＵ１からも１６進物理ページ番号“０１２３”
へのアクセスはできなくなる。

以下、同様の動作でページ入れ換えが行なわれながら処
理が進んで行き、再び１６進物理ページ番号“０１２３
°°に保持されたデータをＣＰＵＩ上で実行中のプログ
ラムが必要とし、このために１６進の実ページ番号“Ａ
ＢＣ”を置き変えようとしたとする。この場合、所望の
ページは既にＭＥＭ６上に保持されているため、これを
ＣＰＵＩからアクセスできるようにすれば良い、従って
テーブル３の１６進エントリ番号″ＡＢＣ″に１６進物
理ページ番号“０１２３　”を書込む。このときデータ
矛盾を引起こさないためにテーブル４の１６進エントリ
番号“八ＢＣ”に６１６進物理ペ一ジ番号″０１２３°
′を書込んでおくと良い。

１肌座見港 以上説明したように、本発明によれば、主記憶装置上に
プログラムが通常アクセスする主アクセス記憶領域とそ
のバックアップ記憶として使用される拡張記憶領域とを
設け、かつ中央処理装置や入出力処理装置が主記憶アク
セスアドレスとして（断定する実アドレスを上記主アク
セス記憶領域内を示す物理アドレスに変換するためのテ
ーブルを備えることにより、主アクセス記憶領域と拡張
記憶領域の構成をダイナミックに変更し、高速バックア
ップメモリと主メモリ間のページ転送を転送時間のオー
バヘッドなしに実行するのと等価の効果を得る高性能な
拡張記憶システムを実現可能であるという効果がある。

【図面の簡単な説明】

第１図は本発明の実施例のシステムブロック図である。 主要部分の符号の説明 １・・−・・・中央処理装置 ２・・・・・・入出力処理装置 ３４・・・・・・アドレス変換テーブル６・・・・・・
主記憶装置

Claims (1)

【特許請求の範囲】
1. （１）中央処理装置と入出力処理装置とによりアクセス
   可能に構成され、主アクセス記憶領域の他に拡張記憶領
   域を有し、物理記憶上の番地を特定するための物理アド
   レスによりアクセスされる主記憶装置を含むデータ処理
   装置における拡張記憶制御システムであって、各々が前
   記主記憶装置内の所定部分を示す物理アドレスを保持す
   る複数のエントリからなり、前記中央処理装置及び入出
   力処理装置からの前記主アクセス記憶領域のアドレスと
   して夫々指定される実アドレスによりアクセスされ、こ
   の実アドレスを前記物理アドレスに変換すべく前記中央
   処理装置及び入出力処理装置の各々に対応して設けられ
   たアドレス変換テーブルを有し、前記アドレス変換テー
   ブルに保持されているエントリである物理アドレスを夫
   々書換えて、実アドレスと物理アドレスとの対応関係を
   変更自在としてなることを特徴とする拡張記憶制御シス
   テム。