JPS62184561A - 入出力バツフア制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は演算処理装置の入出力バッファ制御装置に関す
るものである。

従来の技術 従来の入出力バノファ制御装置の例として、次の文献を
挙げることができる。「座標で描画位置を指定でき、塗
りつぶしやコピーなど豊富なコマンドを持つＣＲＴコン
トローラ」　２日経エレクトロニクス１９８４年５月２
１日号ＰＰ２２１−２５４゜第２図は従来の入出力バッ
ファ制御装置の構成図である。１は入力データを格納す
る入力ＦｉＦ。

メモリ、２は出力データを格納する出力ＦｉＦｏメモリ
、３は入力ＦｉＦｏメモリ１に格納されるデータに基づ
いて演算処理し結果を出力ＦｉＦｏメモリ２へ出力する
演算処理部、４は演算処理部３の処理状態を示すステー
タスレジスタ、６は入出力データ端子と入力Ｆ　ｉＦｏ
メモリ１、出力Ｆ　ｉＦｏメモリ２、ステータスレジス
タ４とを選択結合する選択器、６は外部より入力される
選択信号を格納し選択器６へ選択制御信号を出力するア
ドレスレジスタである。

以上の構成において、外部から入力ＦｉＦｏメモリ１の
演算処理されるべき一連の入力データを書込み、演算処
理部３が順次データを取込んで演算処理する。演算処理
部３は一連の入力データに対する演算処理を終了すると
結果を出力ＦｉＦｏメモリ２へ出力すると共にステータ
スレジスタ４に演算処理終了情報を出力する。外部のプ
ロセッサはステータスレジスタ４を読出し、直前の入力
データに対する演算処理の終了を確認した後、次の入力
データを入力ＦｉＦｏメモリ１へ書込む。なお、外部か
ら入力ｐｉＦｏメモリ１、出力ＦｉＦｏメモリ２、ｃｓ
　　・−＜、− ステータスレジスタ４をアクセスするにはアドレスレジ
スタ６に各々の識別アドレスを書込み、それにより選択
器５が選択結合することにより実現される。

発明が解決しようとする問題点 しかしながらこのような構成では、並列実行可能なタス
クが多数あるときも外部のプロセッサはすべてのタスク
の実行順序を管理し、順次各タスク毎の入力データを入
力ＦｉＦｏメモリ１へ格納する必要がある。則ち、本来
実行順序は関係ないタスク間に順序付けを行い、その順
序によってタスクを間接的に管理しなければならない。

さらに、このような入出力バッファ制御装置をもつプロ
セッサを並列結合した場合、それらを管理する外部のプ
ロセッサはタスク実行順序と各タスクの実行を依頼した
プロセッサ番号との対応を管理する必要があシ、並列実
行可能なタスクを連列実行させるためには外部のプロセ
ッサに要求されるタスク管理能力が相当大きくなるとい
う問題点を有していた。

６　ベーン 本発明は前記問題点に鑑み、各タスクを実行順序ではな
くタスク自体の識別番号で管理できるようにすることに
よって外部のプロセッサに要求されるタスク管理能力を
軽減させることができる人出力バッファ制御装置を提供
することを目的とする。

問題点を解決するための手段 本発明はｎ個の入出力ＦｉＦｏメモリと、入出力ＦｉＦ
ｏメモリとデータ入出力端子とを選択結合する第１の選
択器と、タスクデータの入出力を管理するタスク入出力
管理部と、一連の入力データ中のタスク識別番号を一時
的に格納するバッファレジスタと、バッファレジスタの
内容を格納するｎ個のレジスタで構成されるタスク識別
番号格納レジスタ群と、各々のタスク識別番号格納レジ
スタへの格納の有無を管理するｎビットの格納管理レジ
スタと、バッファレジスタの出力とタスク入出力管理部
により指定されたタスク識別番号格納レジスタ群中の１
つのレジスタの出力を比較する比較器と、入出力ＦｉＦ
ｏメモリと演算処理部とを選７ベ・ 択結合する第２の選択器と、ｎ個の入出力Ｆ　ｉＦ。

メモリに格納されるデータ中に与えられる実行優先順位
を判定し第２の選択器に選択制御信号を出力する実行優
先順位判定回路とを具備する入出力バッファ制御装置で
ある。

作　　用 本発明はこのような構成により、新規タスクのための入
力データを入出力ＦｉＦｏメモリに書込むと゛きにはタ
スク識別番号をタスク入出力管理部の指定するタスク識
別格納レジスタへ格納する。ｎ個の入出力ＦｉＦｏメモ
リから実行優先順位判定回路の出力によって１つのタス
クデータが演算処理部に取込まれ、結果が再び入出力Ｆ
　ｉＦｏメモリに格納される。外部のプロセッサが各タ
スクの演算処理結果を読出すにはタスク識別番号を入力
すればタスク入出力管理部がタスク識別番号格納レジス
タ群を順次検索し、第１の選択器に選択制御信号を出力
して対応する入出力ＦｉＦｏメモリが入出力データ端子
に結合され読出すことができるようになる。これにより
、外部のプロセッサはタスク識別番号のみの管理で各入
出力ｐｉＦｏメモリをアクセスできるようになり、タス
ク管理の負荷が軽減される。

実施例 第１図は本発明の一実施例における入出力バッファ制御
装置の構成図である。第１図において、３は演算処理部
で第２図の構成と同じものである。

７−１〜７−ｎはｎ個の入出力ＦｉＦｏメモリ、８はｎ
個の入出力ＦｉＦｏメモリ７−１〜７−　ｎとデータ入
出力端子とを選択結合する選択器、９は外部と入出力Ｆ
ｉＦｏメモリ７〜１〜７−ｎとの間のタスクデータの入
出力を管理するタスク入出力管理部、１０はデータ入出
力端子からの一連の入力データ中に与えられるタスク識
別番号を格納するバッファレジスタ、１１はバッファレ
ジスタ１ｏの内容を格納するタスク識別番号格納レジス
タ群、１２はタスク識別番号格納レジスタ群１１の各レ
ジスタへの格納の有無を管理するｎビットで構成される
格納管理レジスタ、１３はバッファレジスタ１゜の出力
とタスク入出力管理部９により指定された９　へ−７ タスク識別番号格納レジスタ群１１のうちの１つのレジ
スタ出力を比較器、１４はｎ個の入出力ＦｉＦｏメモリ
７−１〜７−　ｎと演算処理部３とを選択結合する選択
器、１６はｎ個の入出力ＦｉＦｏメモリ７−１〜７−　
ｎの格納データ中に与えられる実行優先順位を判定し選
択器１４に選択制御信号を出力する実行優先順位判定回
路である。

本実施例の動作を以下に説明する。外部のプロセッサが
新規タスクに対応した入力データを入出力ＦｉＦｏメモ
リ７−１〜７−　ｎへ書込むにはタスク入出力管理部９
に対して書込み要求信号を入力する。タスク入出力管理
部９はｎ個の入出力Ｆ　ｉＦ。

メモリ７−１〜７−　ｎへのタスクデータの格納有無を
示す格納管理レジスタ１２を読出し、ｎビットのデータ
を１ビットずつ順次検索して新規入力データの格納が可
能な入出力ＦｉＦｏメモリが存在するか検索する。少な
くとも１つの入出力ＦｉＦｏメモリへ書込み可能であれ
ば書込み許可信号を外部のプロセッサへ出力すると共に
格納管理レジスタ１２の対応するビットをオンする。そ
れに従って１ｏベーノ゛ 外部のプロセッサは入出力データ端子から一連の入力デ
ータを入力するが、先頭ワードにはタスク識別番号を付
加しておき、それがバッファレジスタ１０に一時的に格
納された後、タスク入出力管理部９が指定するタスク識
別番号格納レジメタ群１１中の１つのレジスタに格納さ
れる。さらに、対応する入出力ＦｉＦｏメモリが入出力
データ端子に結合されるようにタスク入出力管理部９は
選択制御信号を選択器８に出力し、タスク識別番号に続
く第２ワード以降の入力データが入出力Ｆ　ｔＦ。

メモリへ格納される。入力データの第２ワードに各タス
クの実行優先順位を表わすデータを与えることにより、
各々タスクデータが入出力ＦｉＦｏメモリに格納された
ときには実行優先順位を表わすデータが先頭ワードにな
る。演算処理部３が新規タスクの処理要求信号を実行優
先順位判定回路１５に出力すると、各々の入出力Ｆ　ｉ
Ｆｏメモリの先頭ワードに格納される各タスクの実行優
先順位が判定され選択器１４に選択制御信号が送出され
る。

演算処理部３で一つのタスクに対する処理が終了１１　
　〆・−、 すると処理終了を表わすデータを入力データが格納され
ていたのと同じ入出力Ｆ　ｉＦｏメモリへ出力し、さら
に出力データがある場合には第２ワード以降に出力する
。従って、外部のプロセッサが入出力ＦｉＦｏメモリ７
−１〜７−ｎをアクセスすると先頭ワードには各タスク
の処理が終了したかどうかを示す処理終了情報を知るこ
とができる。外部のプロセッサが各タスクの処理結果を
アクセスするには、タスク入出力管理部９に読出し要求
信号を入力すると共にタスク識別番号を入力すると、タ
スク識別番号はバッファレジスタ１ｏに格納される。タ
スク入出力管理部９は格納管理レジスタ１２の内容を１
ビットずつ検索し、オンとなっているビット位置に対応
するタスク識別番号格納レジスタ群１１中の１つのレジ
スタを指定して比較器１３の一方の入力とする。比較器
１３のもう一方の入力はバッファレジスタ１ｏに格納さ
れている外部のプロセッサから読出し要求されたタスク
識別番号であシ比較結果がタスク入出力管理部９へ出力
される。タスク入出力管理部９は指定したタスク識別番
号格納レジスタ群１１中の一つのレジスタの内容がバッ
ファレジスタ１０の内容ト一致するまで順次検索し、一
致するタスク識別番号が格納されている場合には読出し
許可信号を出力し選択器８に選択制御信号を出力して、
タスク識別番号に対応した入出力ＦｉＦｏメモリを外部
のプロセッサからアクセスできるように選択結合する。

選択結合された入出力Ｆ　ｉＦｏメモリの先頭ワードを
読出したとき処理終了情報を知ることができるので、タ
スクの処理が終了しているかどうかがわかり処理結果を
読出すことができる。処理結果の読出しが完了すると読
出しを行った入出力ＦｉＦ。

メモリに対応する格納管理レジスタ１２のビット位置の
データがタスク入出力管理部９によりオフされる。

以上のように、本実施例によればタスク識別番号と各々
のタスクデータが格納される入出力ＦｉＦ。

メモリとの対応付けはタスク入出力管理部９が行うので
、外部のプロセッサは各々のタスクがどの入出力ＦｉＦ
ｏメモリで処理されるのかを意識する１３　ページ 必要がなく、ただタスク識別番号のみを管理すればよい
。さらに、各々のタスクデータとして実行優先順位を表
わすデータを与えるので、緊急に処理すべきタスクを先
に実行することができ、それ以前に入力されたタスクデ
ータをキャンセルする必要がない。

発明の詳細 な説明したように、本発明によれば外部のプロセッサは
タスク識別番号のみを管理すればよく負荷が軽減される
。特に、並列実行可能なタスクが多数あり、それらを並
列結合した多数のプロセッサで処理する場合、各プロセ
ッサが本発明の入出力バッファ制御装置を具備していれ
ば、外部のプロセッサはどのプロセッサにどのタスクの
処理を依頼したかを管理する必要がなく、ただタスク識
別番号を与えるだけで対応するプロセッサから処理結果
を読出すことができる。多数のプロセッサを並列結合し
て処理の高速化を実現することが今後ますます行われて
いくが、それら並列結合される多数のプロセッサを管理
する外部のプロセラ１４−ジ サの負荷が大幅に軽減されるという点で、本発明の実用
的効果は大きい。

【図面の簡単な説明】

第１図は本発明の一実施例における入出力バッファ制御
装置の構成図、第２図は従来の入出力バッファ制御装置
の構成図である。 ３・・・・・・演算処理部、７−１〜７−　ｎ・・・・
・・ｎ個の入出力ＦｉＦｏメモリ、８・・・・−・第１
の選択器、９・・・・・・タスク入出力管理部、１ｏ・
・・・・・バッファレジスタ、１１・・・・・・タスク
識別番号格納レジスタ群、１２・・・・・・格納管理レ
ジスタ、１３・・・・・・比較器、１４・・・・・・第
２の選択器、１６・・・・・・実行優先順位判定回路。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第２
図

Claims (2)

【特許請求の範囲】
1. （１）ｎ個の入出力ＦｉＦｏメモリと、前記ｎ個の入出
   力ＦｉＦｏメモリとの間で演算を行う演算処理部と、前
   記ｎ個の入出力ＦｉＦｏメモリとデータ入出力端子とを
   選択する第１の選択器と、外部と前記入出力ＦｉＦｏメ
   モリとの間のタスクデータの入出力を管理するタスク入
   出力管理部と、データ入出力端子からの一連の入力デー
   タ中に与えられるタスク識別番号を一時的に格納するバ
   ッファレジスタと、前記バッファレジスタの内容を格納
   するｎ個のレジスタで構成されるタスク識別番号格納レ
   ジスタ群と、前記タスク識別番号格納レジスタ群の各レ
   ジスタへの格納の有無を管理するｎビットで構成される
   格納管理レジスタと、前記バッファレジスタの出力と前
   記タスク入出力管理部により指定された前記タスク識別
   番号格納レジスタ群中の１つのレジスタ出力とを比較し
   比較結果を前記タスク入出力管理部へ出力する比較器と
   、前記ｎ個の入出力ＦｉＦｏメモリと前記演算処理部と
   を選択結合する第２の選択器と、前記演算処理部から新
   規タスク処理要求が入力されると前記ｎ個の入出力Ｆｉ
   Ｆｏメモリの格納データ中に与えられる実行優先順位を
   判定し前記第２の選択器に選択制御信号を出力する実行
   優先順位判定回路とを具備することを特徴とする入出力
   バッファ制御装置。
2. （２）タスク入出力管理部は外部より新規タスク実行の
   ための一連のデータ書込み要求信号が入力されると前記
   ｎビットで構成される格納管理レジスタの内容を１ビッ
   トずつ順次検索し、書込み可能な入出力ＦｉＦｏメモリ
   があれば書込み許可信号を出力すると共に前記バッファ
   レジスタに一時的に格納されるタスク識別番号を前記タ
   スク識別番号格納レジスタ群のうちの対応するレジスタ
   に格納し、前記第１の選択器に選択制御信号を出力し、
   外部より前記入出力ＦｉＦｏメモリ読出し要求信号が入
   力されると前記格納管理レジスタの内容を１ビットずつ
   検索し、前記タスク識別番号格納レジスタ群のうちでタ
   スク識別番号が格納されているレジスタを順次指定して
   、前記比較器出力により外部から指定されたタスク識別
   番号が格納されているかどうかを検索し、格納されてい
   れば読出し許可信号を出力すると共に前記第１の選択器
   に選択制御信号を出力することを特徴とする特許請求の
   範囲第１項記載の入出力バッファ制御装置。