JPH0256038A - メモリのアクセス制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野〕 本発明はメモリのアクセス制御方式に関する。

（従来の技術〕 従来のメモリ装置は、オブジェクトデータを書込む場合
、オブジェクトデータを１ＷＯｒｄ単位（１ワ一ド単位
）で連続したアドレスに対応する記憶領域に蹴込むよう
に設定されている。

このため、メモリの記憶内容が、第９図に示すように、
オブジェクトデータ１〜３が離散的に格納されている状
態において、オブジェクトデータ４をメモリに閤込む場
合、そのメモリの空きエリア１〜３のトータルの記憶容
量が、書込みたいオブジェクトデータ４のデータ量より
大きい場合でも、前記個々の空きエリアがＥｌみたいオ
ブジェクトデータ４のデータ量より小さい場合には、第
１０図に示すように、オブジェクトデータ１〜３が、連
続したアドレスに対応して割当てされるように山込みを
し直した後、オブジェクトデータ４を書込むようにして
いる。

（発明が解決しようとするＮ題〕 ところで上記従来のメモリ装置では、メモリの空きエリ
ア１〜３のトータルの記憶容量が、震込みたいオブジェ
クＩ・データ４のデータ量より大きい場合でも、前記側
々の空きエリアが書込みたいオブジェクトデータ４のデ
ータ量より小さい場合には、オブジェクトデータ１〜３
が、連続したアドレスに対応して割当てされるように書
込みをし直して、オブジェクトデータ４を書込むための
記憶領域を確保しなければならず、書込みに時間がかか
ってしまう。

また、書込まれたオブジェクトデータを読み出す場合に
は、各アドレスを指定しなければならず、アクセスに時
間がかかつてしまうという欠点かあつ　１こ　。

本発明は上記欠点をｗ？潤し、メモリへのアクセス時間
を短縮することのできるメモリのアクセス制御方式を提
供することを目的とする。

（課題を解決するための手段〕 本発明では、各記憶場所毎にデータと該データの属性情
報とデータの有無を示すフラグ情報とをそれぞれ記憶す
る記憶領域を設け、データ無しのフラグ情報を有する記
憶場所に対して書込みたい所定のデータに該データの属
性情報とデータ有を示すフラグ情報とを付加して書込み
し、該書込まれた所定のデータの属性情報を指定して該
属性情報を有する記憶場所から当該所定のデータを読み
出し制御する。

〔作用〕

本発明では、全ての記憶場所に対してデータの有無を示
すフラグ情報を占込み、データ無しのフラグ情報を有す
る記憶場所に対して書込みたい所定のデータに属性情報
とフラグ情報とを付加して書込みし、その書込まれた所
定のデータに対しては前記属性情報を指定して読み出し
する。

従って、本発明によれば、メモリへのアクセスは、属性
情報およびフラグ情報にもとづいて、度に全ての記憶場
所に対応する記憶内容に対して行えるので、アクセス時
間を短縮させることができる。

〔実施例） 以下、本発明に係るメモリのアクセス制御方式の実施例
を添附図面を参照して説明する。

第１図は本発明を実施するためのメモリ装置１０の一実
施例を示す概略構成図である。同図において、メモリ装
置１０は、メモリ１１と、メモリ内容間合わせ部１２と
、間合わせ結果格納部１３とを有する連想メモリ装置と
なっている。

メモリ１１は、ＩＷｏｒｄ　（１’７−ｔ’）のｆ　−
タを、１つのメモリアドレスに対応する記憶場所に記憶
する。

なお、実施例では、メモリ１１は、第２図に示すように
、６４ＭＷｏｒｃｊ　（メガワード）のメモリ８吊を有
しており、その１９−ドのデータは、第３図に示すよう
に、３２ビット幅のデータ部１１Ａと、３１ビット幅の
タグ部１１Ｂと、１ビット幅のフラグ部１１Ｃとから構
成されている。

タグ部１１Ｂには、１ワードのデータがどのオブジェク
トデータに属するものかを示す情報、つまりオブジェク
トデー夕の属性情報としてのタグ情報が格納され、その
タグ情報としては、一番最初にメモリに書込まれた１ワ
一ド分のオブジェクトデータのメモリアドレスを用いる
。

例えば、第２図に示すような、メモリ内容において、オ
ブジェクトデータ１のタグ部１１Ｂにはメモリアドレス
の情報”　ｏ　ｏ　ｏ　ｏ・・・・・・ＯＯＯ○○ｏ　
ｏ　ｏ　”が書込まれ、またオブジェクトデータ１のタ
グ部１１Ｂにはメモリアドレスの情報゛′００００・・
・・・・ｏ　ｏ　ｏ　ｏ　ｏ　ｉ　ｏ　ｏ　”が書込ま
れる。

一方、フラグ部１１Ｃには、メモリアドレスに対応する
記憶場所に既にデータの閤込みが行われているか否かを
示すフラグ情報が格納され、書込みされていれば４４　
ｉ　７１　、ｔｉ込まれていなければ＃　０７１のフラ
グが書込まれる。

メモリ内容間合わせ部１２は、上記１ワードのデータの
１部、つまり上記タグ部１１Ｂおよびフラグ部１１Ｇあ
るいはデータ部１１Ａを、間合わせ情報としてメモリ１
１の記憶内容に対して問合わせを行う。

間合わせ結果格納部１３には、上記メモリ内容間合わせ
部１２の間合わせにより、メモリアドレスに対応した記
憶内容が一致したか否かを示すデータが格納される。

上述したメモリ装置ｆ１０は中央処理装置（以下、ＣＰ
Ｕという）１４によってデータの書込みおよび読み出し
が指示される。

またＣＰＵ１４は、上記タグ情報およびフラグ情報ある
いはデータ情報を記憶する図示しない外部レジスタを有
しており、これら記憶されたタグ情報およびフラグ情報
あるいはデータ情報に基づいてメモリ内容間合わせ部１
２に対して間合わせ指示する。

次に、第２図に示したような状態にあるメモリ装置１０
に対して、４ワードのオブジェクトデータ６を占込む場
合の動作について説明する。

先ず、メモリ内容間合わせ部１２は、メモリの空いてい
るワードを探索するために、″＊＊・・・・・・・・・
＊＊０”という間合わせデータで、メモリ全体に対して
問合わせを行う。すなわち、記憶場所にデータが書込ま
れていないことを示すフラグ情報゛０”で間合わせして
いることになる。

ここで、＊＊・・・・・・・・・＊＊０”データのうち
、“′＊″は“１”でも“Ｏｎでも一致したとする［）
ｏｎ’ｔ　　ｃａｒｅという間合わせ情報である。

メモリ内容間合わせ部１２の間合わせにより、＊＊・・
・・・・・・・＊　＊　ｏ　”のデータと一致するメモ
リアドレスに対応する記憶内容に該当するワード、つま
りメモリアドレスに対応する記憶場所にオブジェクトデ
ータが閤込まれていないワードが選び出され、その選び
出されたワードに対して順次書込むべきオブジェクトデ
ータ６を占込む。ここで、間合わせ結果格納部１３には
、第４図に実線で示すように、メモリアドレスに対応す
る記憶場所にオブジェクトデータが書込まれていない場
合、つまりフラグ部１１Ｇにフラグ“Ｏｎが書込まれて
いる場合（第２図参照）には、パ＊＊・・・・・・・・
・＊＊０″という間合わせデータと一致したことになる
ので、フラグ１″が書込まれる。

なお、オブジェクトデータ６を衾込むと同時に、４ワー
ドのオブジェクトデータ６の各オブジェクトデータ６の
タグ部１１Ｂには、最初にオブジェクトデータ６を書込
んだメモリアドレスの情報が書込まれ、またフラグ部１
１Ｃには、“１″が書込まれる。この場合、タグ部１１
Ｂには、最初にオブジェクトデータ６を書込んだメモリ
アドレスの情報“００００・・・・・・０００００１１
１”が書込まれる。

上記４ワードのオブジェクトデータ６の閤込みが終了し
た時点でのメモリ１１の状態を、第４図に示しており、
その４ワードのオブジェクトデータ６は、連続したアド
レスに対応する記ｉ！場所に書込まれる必要はない。

このようにして書込まれたオブジェクトデータの識別子
としては、タグ部１１Ｂに書込まれた情報（最初にオブ
ジェクトデータを書込んだメモリアドレスの情報）を用
いる。

続いて、第４図に示したように、メモリ１１に田込ま°
れたオブジェクトデータを読み出す動作を説明する。

今、メモリ１１からオブジェクトデータ６を読み出すも
のとする。

最初に、ＣＰＬ１１４は、オブジェクトデータ６の識別
子（つまりタグ情報）を間合わせ情報として間合わせす
るようメモリ内容間合わせ部１２に指示する。この場合
、識別子は、第４図に示すように、＊＊・・・＊ｏｏｏ
ｏ・・・・・・０００００１１１１”となる。ここで、
＊＊・・・＊ｏｏｏｏ・・・・・・０００００１１１１
”のうち、「＊＊・・・＊」はデータ部、ｒｏｏｏｏ・
・・・・・０００００１１１Ｊはタグ部、そして−香石
の「１」はフラグ部である。

続いて、ＣＰＬＩ　１４は、メモリ内容間合わせ部１２
の問合わせの結果、つまり、オブジェクトデータを構成
している全ワードに対して間合わせした結果、一致した
ワードに対応する間合わせ結果格納部１３の格納部に“
１″のフラグをセットする。　すなわち、間合わせ結果
格納部１３には、第４図に点線で示すように、間合わせ
内容と一致していない記憶内容（タグ情報）のワードに
対応して′″０″のフラグがセットされ、一致したワー
ド（つまり、オブジェクトデータ６に該当するワード）
に対応して“１”のフラグがセットされる。

そしてＣＰＵ１４は、間合わせ結果が格納された間合わ
せ結果格納部１３に“１”のフラグがセッ１−されてい
る部分に該当するワードを順次読み出すことによりオブ
ジェクトデータ６の読み出しが完了する。

上記第１図に示した実施例によれば、オブジェクトデー
タの書込み、読み出しを連続していないアドレスに対し
て行なえるため、空きエリアのトータルの８争が、出込
みたいオブジェク１−データのデータ皐より小さくなら
ない限り、データの書込み動作が中断されることはない
。

第５図は本発明を実施するためのメモリ装置１０の他の
実施例を示す概略構成図である。この概略構成図は第１
図に示した概略構成図の構成に、データフィードバック
部１５と、個数判定部１６とを付加した構成になってい
る。なお、同図において、第１図に示した構成要素と同
様の機能を果たす部分には同一の符号を付している。

データフィードバック部１５は、間合わせ結果格納部１
３に格納された間合わせ結果のデータ１１１　ＩＴある
いは′０″のフラグデータ）をメモリ１１のタグ部１１
Ｃヘフィードバックする。

個数判定部１６は、間合わせ結果格納部１３にある一致
したデータ、つまり一致した旨を示すフラグ“′１″の
個数を算出する。

またメモリ１１に書込まれる１ワードのデータは、第６
図に示すように、３２ビット幅のデータ部１１Ａと、３
０ビット幅のタグ部１１Ｂと、１ビット幅のフラグ部１
１Ｃと、１ビット幅のガーベツジコレクション用のフラ
グ（以下、ＧＣフラグという）部１１Ｄとから構成され
ている。

第７図は上記メモリ装置１０の概略構成をさらに詳細に
示した図である。

次に、メモリ装置のガーベツジコレクションの動作を第
８図のフローチャートにもとづき説明する。

ＣＰＵ１４は、ＧＣフラグ部１１Ｄ１フラグ部１ＬＣを
それぞれリセットしくステップ１００）、さらに外部レ
ジスタに格納されているオブジェクトデータの識別子（
最初にオブジェクトデータを出込んだメモリアドレスの
情報）を間合わせ情報としてタグ部１１Ｂに間合わせる
ようメモリ内容問合わせ部１２に指示する（ステップ１
０１）。

そのメモリ内容間合わせ部１２の問合わせの結果は、間
合わせ結果格納部１３に書込まれ、さらにデータフィー
ドバック部１５によって、間合わせ結果格納部１３から
メモリ１１のフラグ部１１Ｃヘフィードバックされる（
ステップ１０２）。

ここで、オブジェクトデータ１〜６の各識別子を間合わ
せ情報とした場合、フラグ部１１Ｃには、第７図に示す
ように、一致した全てのオブジェクトデータに対応して
フラグｒｒ　１　ｎがセットされる。

なお、間合わせ結果格納部１３は、データフィードバッ
ク部１５によって間合わせ結果のデータが読み出される
と同時にリセットされる。

次にｃｐｕ　１４は、外部レジスタのタグ情報に対応す
るデータを全てチエツクしたか否かを判断する（ステッ
プ１０３）。ここでチエツクを終了していない場合には
、上記ステップ１０１にもどり、このステップ以降を実
行する。反対に、全てチエツクを終了した場合には、Ｃ
ＰＵ　１４は、メモリ内容間合わせ部１２に対して、Ｇ
Ｏフラグ″′０′、フラグ゛″１″で問合わせを行うよ
う指示する（ステップ１０４）。

メモリ内容間合わせ部１２の間合わせによって、リセッ
ト状態になっている間合わせ結果格納部１３には、間合
わせ内容とＧＣフラグ部１１Ｄおよびフラグ部１１Ｃの
記憶内容とが一致したオブジェクトデータに該当するワ
ード部分に対応してフラグ“１″がセットされ、また一
致しないワード部分に対応してフラグ“Ｏ”がセットさ
れる。

そして、ＣＰＵ　１４は、個数判別部１６によって算出
された間合わせ結果格納部１３にセットされたフラグ゛
１″の個数にもとづいて、間合わせ内容とＧＣフラグ部
１１Ｄおよびフラグ部１１Ｃの記憶内容とが一致してい
るものがあるか否かをチエツクする（ステップ１０５）
。例えば、ＣＰＵ１４は、一致しているフラグの個数が
「１」、「２」、・・・・・・ｒＮＪ個であれば、一致
しているものがあると判断し、また一致したフラグの個
数が「０」個であれば、一致しているものがないと判断
する。この様にして、間合わせ内容とＧＣフラグ部１１
Ｄおよびフラグ部１１Ｇの記憶内容とが一致しているも
のがないと判断したＣＰＬＪ、１４は・、ガーベツジコ
レクションの処理実行を終了する。

一方、間合わせ内容と上記記憶内容とが一致しているも
のがあると判断したＣＰ（Ｊ１４は、先頭から一致した
オブジェクトデータ（アドレス順）のＧＯラフラグ１１
０に“１”をセットしくステップ１０６）　、また該一
致したオブジェクトデータのデータ部１１Ａはポインタ
を有しているか否かを判断しくステップ１０７）、さら
に、ステップ１０７における判断の結果、ポインタを有
していない場合には、続いて、他に一致したオブジェク
トデータがあるか否かを判断する（ステップ１０８）。

ここで、他に一致したオブジェクトデータがある場合に
は、上記ステップ１０６にもどり、このステップ以降を
実行し、反対に他に一致したオブジェクトデータがない
場合は、ガーベツジコレクションの処理実行を終了する
。

なお、ＣＰＬＩ　１４は、上記ステップ１０７において
、一致したオブジェクトデータのデータ部１１Ａがポイ
ンタを有している場合には、データ１１部Ａのポインタ
を読みだし、そのポインタの値でオブジェクトデータの
タグ部１１Ｂへの問合わせを行うとともに（ステップ１
０９）、データフィードバック部１５に対して、前記ポ
インタの値で間合わせした結果、一致したオブジェクト
データに該当するフラグ部にフラグ゛１″をセットさせ
（ステップ１１０）、さらに上記ステップ１０４にもど
り、このステップ以降を実行する。

上記第５図の実施例によれば、連想メモリの全メモリ内
容に対して、−度でサーチできるため、。

マーキングコレクタタイプのガーベツジコレクションを
、高速に実行することができる。

また上記各実施例によれば、１ワード毎にその１ワード
がどのオブジェクトデータに属するかを示すタグ情報を
付加するようにしたため、１つのオブジェクトデータを
、連続したメモリアドレスに対応して割付ける必要がな
く、コンパクションを必要としない。

さらに上記各実施例によれば、連想メモリとし、かつ、
１ワード毎にデータが書込まれているか否かを示すフラ
グ情報を付加し、このフラグ情報に基づいてデータの書
込みが行なえるため、アクセス時間を短縮させることが
できる。

〔発明の効果〕

以上説明したように本発明によれば、データ無しを示す
フラグ情報を有する記憶場所に対して所定のデータに属
性情報とデータ有りを示すフラグ情報を付加して書込み
し、指定された特定の属性情報を有する記憶場所からデ
ータを読み出し制御するようにしたため、従来の如く、
データを連続したアドレスに対応して割当てるされるよ
うに内込みし直す必要がなくなるので、データの書込み
時間を短縮させることが可能どなる。

【図面の簡単な説明】

第１図は本発明に係るメモリのアクセス制御方式を実施
するためのメモリ装置の一実施例を示す概略構成図、第
２図は第１図に示した実施例におけるメモリ内容を説明
するための説明図、第３図は第１図に示した実施例にお
けるデータ構成の一例を示した図、第４図は第２図に示
したメモリ内容に対して書込みたいオブジェクトデータ
を書込んだ状態のメモリ内容を説明するための説明図、
第５図は本発明に係るメモリのアクセス制御方式を実施
するためのメモリ装置の他の実施例を示す概略構成図、
第６図は第５図に示した実施例におけるデータ構成の一
例を示した図、第７図は第５図に示した実施例の概略構
成図をさらに詳細に示した構成図、第８図は第５図に示
した実施例の動作を示すフローチャート、第９図および
第１０図はそれぞれ従来のメモリ装置の動作を説明する
ための説明図である。 １０・・・メモリ装置、１１・・・メモリ、１２・・・
メモリ内容間合わせ部、１３・・・間合わせ結果格納部
、１４・・・中央処理装置（ＣＰＬＪ）、１５・・・ｆ
−タフィ−ドパツク部、１６・・・個数判定部。 第 図 第３図 第２ 図 第５図 第６ 図 １３田會を待早埒縛部 第７ 図

Claims (1)

1. 【特許請求の範囲】 複数の記憶場所がそれぞれに記憶された記憶内容によつ
   て識別されるメモリのアクセス制御方式において、 前記各記憶場所毎にデータと該データの属性情報とデー
   タの有無を示すフラグ情報とをそれぞれ記憶する記憶領
   域を設け、データ無しのフラグ情報を有する記憶場所に
   対して書込みたい所定のデータに該データの属性情報と
   データ有を示すフラグ情報とを付加して書込みし、該書
   込まれた所定のデータの属性情報を指定して当該所定の
   データを読み出し制御することを特徴とするメモリのア
   クセス制御方式。