JPH0778228A - メモリカードおよびそのデータ管理方法 - Google Patents

Abstract

(57)【要約】 【目的】 ＥＥＰＲＯＭカードのアクセススピードを速
くする。 【構成】このメモリカードはメモリカード本体１の一端
部に設けられたコネクタ２およびバスライン３を介して
接続されたデータ入出力制御回路４と、このデータ入出
力制御回路４にバスライン５を介して接続され、データ
の高速書込みおよび高速読出しが可能なバッファメモリ
６と、データ入出力制御回路４にバスライン７を介して
接続された複数のＥＥＰＲＯＭ８とを具備し、データ入
出力制御回路４はＥＥＰＲＯＭ８内の、消去単位（１ブ
ロック）よりも小さな記憶領域のデータを消去したと
き、リンクテーブル上の論理アドレスと一致させるよう
物理アドレスを書換える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えば電子スチルカメ
ラなどに用いられるメモリカードおよびそのデータ管理
方法に関する。

【０００２】

【従来の技術】従来から、メモリカードには、電子スチ
ルカメラなどで得た画像データを保管するための半導体
メモリとして、ＳＲＡＭ（スタティック・ランダム・ア
クセス・メモリ）やＥＥＰＲＯＭ（エレクトリカリィ・
イレーサブル・アンド・プログラマブル・リード・オン
リー・メモリ）などが適用されているが、それぞれには
長短があり改善が望まれている。

【０００３】ここで、図６を参照してＳＲＡＭを適用し
たメモリカード（ＳＲＡＭカード）とＥＥＰＲＯＭを適
用したメモリカード（ＥＥＰＲＯＭカード）との長所・
短所について説明する。

【０００４】同図に示すように、比較項目１、２のバッ
クアップ電池およびコストについて、ＳＲＡＭカードは
バックアップ電池が必要なためコストが高いというデメ
リットがあるのに対して、ＥＥＰＲＯＭカードはバック
アップ電池が不要でありコストが低いというメリットが
ある。

【０００５】次の比較項目３、４の書込みスピードおよ
び読み出しスピードについて、ＳＲＡＭカードはランダ
ムアクセスモードのみを有しているのに対してＥＥＰＲ
ＯＭカードはランダムアクセスモードとページモードを
有しているが、ランダムアクセスモードでの各スピード
はＥＥＰＲＯＭカードよりもＳＲＡＭカードが速く勝っ
ている。

【０００６】さらに比較項目５のイレース（消去）モー
ドは、ＥＥＰＲＯＭカード特有のモードであり、ＳＲＡ
Ｍカードには存在しないモードである。すなわち、ＥＥ
ＰＲＯＭカードでは、ＥＥＰＲＯＭのある記憶領域に既
にデータが記憶されており、その記憶領域に新たなデー
タを記憶する場合、先に記憶されていたデータを一旦イ
レースした後、新たなデータを記憶する必要がある。そ
こでこのイレースモードが実行されるが、このイレース
モードにもＥＥＰＲＯＭに記録されているすべてのデー
タを一括して消去する一括イレースと、複数連続するペ
ージデータからなる１ブロックを指定してブロック単位
でデータを消去するブロックイレースとがあるが、デー
タの書換えにはブロックイレースがよく使われる。

【０００７】最後の比較項目６の書込みベリファイは、
ＥＥＰＲＯＭカード特有の処理であり、ＳＲＡＭカード
には存在しない処理である。すなわち、ＥＥＰＲＯＭカ
ードでは、ＥＥＰＲＯＭ内の所定のデータ領域に対して
書込み処理を行った場合、通常、１回ではデータが完全
に書込まれないことが多く、このためＥＥＰＲＯＭに記
憶した内容をその都度読み出して正確性をチェックする
処理が書込みベリファイである。この書込みベリファイ
によって書込み不良があった場合、他の救済領域に再度
データが書込まれる。

【０００８】上記したような長所・短所を鑑み、ＳＲＡ
Ｍに比べてＥＥＰＲＯＭが安価で大容量化が可能なこと
から、近年、電子スチルカメラにはＥＥＰＲＯＭカード
が使用されることが多くなっている。

【０００９】ここで、図７〜図１０を参照して従来のＥ
ＥＰＲＯＭカードの動作を説明する。 このＥＥＰＲＯ
Ｍカード内にはＥＥＰＲＯＭとバスラインを介して接続
されたデータ入出力制御回路が設けられており、このデ
ータ入出力制御回路がＥＥＰＲＯＭを制御してデータの
入出力制御を行う。

【００１０】このＥＥＰＲＯＭカード場合、ＥＥＰＲＯ
Ｍ内には、図７（ａ）に示すように、複数のデータＡ〜
Ｆが書込まれたデータ書込み領域とデータが書込まれて
いない空き領域とが設けられており、データ消去単位で
ある１ブロックは２つのデータ（２ぺージ）からなりそ
れぞれの領域にはアドレスａ、ｂ、ｃ、ｄ、ｅ、ｆ、
ｙ、ｚが設定されているものとする。

【００１１】例えばデータＡなどをデータＹなどに書換
える場合、まず、図７（ｂ）に示すように、データＡの
書込まれているデータ書込み領域の存在する１つのブロ
ックを消去し、次に、図７（ｃ）に示すように、データ
Ａの書込まれていたデータ書込み領域にデータＹを書込
めば、データの書換え動作は終了するが、これではデー
タＡと同じブロックの、データＹの書込みには無関係な
データＢまでもが消去される。

【００１２】そこで、これを避けるためＥＥＰＲＯＭカ
ードでは、図８のフローチャートに示すような複雑な処
理が実行される。

【００１３】すなわち、データＡをデータＹに書換える
場合、データ入出力制御回路は、まず、図９（ａ）に示
すように、データ書込み領域の中のデータＡ〜Ｆのう
ち、過去、個々のブロックの中で少なくとも一方が書換
えられたか否かを確認する（ステップ601 ）。この確認
結果、各データ書込み領域のデータが何ら書換えられて
いない場合、次にデータ入出力制御回路はＥＥＰＲＯＭ
内の空き領域の存在するブロック（空きブロック）を検
索する（ステップ602 ）。

【００１４】この検索結果、ＥＥＰＲＯＭ内に空きブロ
ック、すなわちアドレスｙ、ｚが存在すると（ステップ
603 ）、図９（ｂ）に示すように、その空きブロック内
のアドレスｙなどに新たなデータＹを書込む（ステップ
604 ）。なお上記検索結果、空きブロックが存在しない
場合は（ステップ603 ）、書込み動作を行えないので、
データ入出力制御回路はＮＧ処理に移る（ステップ605
）。

【００１５】続いてデータ入出力制御回路は上記書込み
処理でＥＥＰＲＯＭ内のその空きブロックにデータＹが
正しく書き込まれたか否かを確認し（書込みベリファイ
を行い）（ステップ606 ）、正しく書き込まれていれ
ば、書換元のブロックにまだ他のデータがあるか否かを
確認する（ステップ607 ）。ここでは書換元のブロック
にデータＡの他、データＢがあるので、そのデータＢを
読出し（ステップ608 ）、図９（ｃ）に示すように、デ
ータＹを書込んだ空きブロックの残る空き領域（アドレ
スｚ）にデータＢを書込む（ステップ609 ）。その後、
データ入出力制御回路はデータＢについて書込みベリフ
ァイを行い、さらに書換元のブロックにデータが存在す
るか否かを確認し、この確認結果、そのブロックにはデ
ータＡ、Ｂ以外のデータがないので、データ入出力制御
回路はリンクテーブル上のリンク情報を、データＹ、Ｂ
の論理アドレスをアドレスａ、ｂに、また実際にデータ
Ｙ、Ｂが書込まれている物理アドレスをアドレスｙ、ｚ
に書換えて動作を終了する。

【００１６】次に、上記図９（ｃ）の状態のデータＣを
さらにデータＺに書換える動作について説明する。

【００１７】この場合も、データ入出力制御回路はＥＥ
ＰＲＯＭ内の各ブロックについて過去にデータが書換え
られたか否かを確認する（上記ステップ601 ）。ここで
は上記書換え処理によってデータＡのブロック（アドレ
スａ、ｂのデータ書込み領域）が既に書換えられている
ことが確認され、この結果、最新の書換先としてそのブ
ロック、すなわちアドレスａ、ｂが検索される（ステッ
プ610 ）。

【００１８】そしてデータ入出力制御回路は、図１０
（ａ）に示すように、そのアドレスａ、ｂの内容（デー
タＡ、Ｂ）を消去し（ステップ611 ）、その後、図１０
（ｂ）に示すように、アドレスａにデータＺを書込む
（ステップ612 ）。

【００１９】さらに、書換を行うデータＣ（アドレス
ｃ）の存在するブロック内の他のデータＤをそのアドレ
スｄから読出し、図１０（ｃ）に示すように、そのデー
タＤをアドレスｂに書込み、上記同様にリンクテーブル
上のリンク情報として、データＺ、Ｄの論理アドレスを
それぞれアドレスｃ、ｄに、物理アドレスをそれぞれア
ドレスａ、ｂに書換えて処理を終了する。

【００２０】ところで、このＥＥＰＲＯＭカードの場
合、問題となるのはデータ書込みおよびデータ読出しな
どのスピード、いわゆるアクセススピードが遅いことで
あるが、これはブロックイレースにおいてデータの論理
的な書込み位置（論理アドレス）と実際にデータが書込
まれた位置（物理アドレス）とが異なることに関係して
いる。

【００２１】すなわち、従来のＥＥＰＲＯＭカードで
は、ＥＥＰＲＯＭにデータを書込む際、複数の記憶領域
の中から検索された空き領域内に存在するデータをブロ
ック毎に消去してからそこに新たなデータを書込むた
め、リンクテーブル上のデータの論理的な書込み位置
（論理アドレス）と実際にデータが書込まれた位置（物
理アドレス）とが一致しなくなる。このアドレスの不一
致のためにデータを読出す際には必ずアドレスの置換を
行う必要がありアクセススピードが遅くなっていた。

【００２２】

【発明が解決しようとする課題】このように上述した従
来のメモリカードでは、半導体メモリとしてＥＥＰＲＯ
Ｍを用いることによりＳＲＡＭと比較して安価で大容量
化が可能ではあるが、このＥＥＰＲＯＭにデータを書込
む際、複数のデータ書込み領域の中から既にデータ書換
え済みのデータ書込み領域を検索しそこにデータを書込
むといったことを都度繰り返すため、リンクテーブル上
のデータの論理アドレスと物理アドレスとが一致しなく
なる。このためＥＥＰＲＯＭからデータを読出すときに
は必ずアドレスの置換を行う必要があり、これがアクセ
ススピードを遅らせる原因になっていた。

【００２３】本発明はこのような課題を解決するために
なされたもので、半導体メモリとしてＥＥＰＲＯＭを用
いた中でアクセススピードの速いメモリカードおよびそ
のデータ管理方法を提供することを目的としている。

【００２４】

【課題を解決するための手段】本発明のメモリカードは
上記した目的を達成するために、ＥＥＰＲＯＭの複数の
記憶領域に書込まれたデータの物理アドレスと論理アド
レスとをリンクさせて管理するリンクテーブルを有する
メモリカードにおいて、外部からのデータ消去命令によ
り前記複数の記憶領域の中からデータを消去する記憶領
域をアドレスを基に検索し、検索された記憶領域のデー
タを消去する手段と、外部からのデータ書込命令により
データが消去された記憶領域を検索し新たなデータを書
込む手段と、この書込手段により新たなデータが正しく
書込まれたことが確認されると、そのデータの、前記リ
ンクテーブル上における物理アドレスを前記論理アドレ
スに一致させる手段とを具備している。

【００２５】このメモリカードのデータ管理方法は、Ｅ
ＥＰＲＯＭの複数の記憶領域のデータを、リンクテーブ
ル上の論理アドレスと物理アドレスとを基に管理するメ
モリカードのデータ管理方法において、前記複数の記憶
領域の中に空き領域が検索され、その空き領域のデータ
が他の記憶領域に移動された後、その空き領域のデータ
が消去され、その空き領域に新たなデータが書込まれた
とき、前記リンクテーブル上の新たなデータの前記論理
アドレスと物理アドレスとが一致するよう前記物理アド
レスを書換えるデータ管理方法である。

【００２６】

【作用】本発明では、ＥＥＰＲＯＭ内の、消去単位（１
ブロック）よりも小さな記憶領域のデータを書換または
消去を行ったとき、リンクテーブル上の論理アドレスと
物理アドレスとを一致させるよう物理アドレスが書換え
られるので、次にデータを読出したり書換えたりする場
合、アドレス変換が不要になり、アクセススピードが向
上する。

【００２７】この結果、ＥＥＰＲＯＭを用いたメモリカ
ードでもアクセススピードを速くすることができる。

【００２８】

【実施例】以下、本発明の実施例を図面を参照して詳細
に説明する。

【００２９】図１は本発明に係る一実施例のメモリカー
ドを電子スチルカメラに適用した場合の構成を示す図で
ある。

【００３０】同図において、１はメモリカード本体であ
る。このメモリカード本体１の一端部には、図示しない
電子スチルカメラ本体に挿着されるコネクタ２が設けら
れている。このコネクタ２には、バスライン３を介して
データ入出力制御回路４が接続されている。このデータ
入出力制御回路４には、バスライン５を介してデータの
高速書込みおよび高速読出しが可能なバッファメモリ６
が接続されている。またこのデータ入出力制御回路４に
は、バスライン７を介して複数のＥＥＰＲＯＭ（エレク
トリカリィ・イレーサブル・アンド・プログラマブル・
リード・オンリー・メモリ）８が接続されている。各Ｅ
ＥＰＲＯＭ８には、データの書込み単位としてページデ
ータ１ページ分の記憶領域が複数設けられている。また
各ＥＥＰＲＯＭ８はブロック単位でデータの消去が行わ
れる、いわゆるブロックイレース方式のものであり、１
ブロックはデータの書込み単位（ページデータ１ページ
分）よりも大きく、通常、２つのページデータが１ブロ
ックとされている。したがって、データを書込む際は１
ブロック単位に必ずデータを消去してからそのブロック
のいずれか一方の記憶領域にデータが書込まれる。

【００３１】次に、図２のフローチャートおよび図３〜
図５を参照してこのメモリカードの動作を説明する。

【００３２】図３に示すように、このメモリカード内の
２つのＥＥＰＲＯＭ８（チップ１とチップ２）のデー
タ、すなわちデータＡ〜Ｆは各論理アドレスおよび物理
アドレスともに既に１ブロック内でさまざまに書換えら
れているものとし、これからデータＡ、Ｃ、Ｄを消去す
る場合について考えてみる。

【００３３】まず、データＡを消去する場合、データ入
出力制御回路４はデータＡの論理アドレスと物理アドレ
スとが一致しているか否かを確認する（ステップ201
）。この場合、アドレスｂのみしか一致していないの
で、データ入出力制御回路４は物理アドレスｓ、ｂのデ
ータＡを消去する（ステップ202 ）。

【００３４】次にデータ入出力制御回路４は消去したデ
ータＡの物理アドレスｓ、ｂにリンクする論理アドレス
ａ、ｂが他のデータＢ〜Ｅの置換先になっているか否か
を確認する（ステップ203 ）。ここで、論理アドレスａ
はチップ２に書込まれているデータＢの置換先であるの
で、この論理アドレスａを置換先とするデータＢをチッ
プ２から読出す（ステップ204 ）。そしてデータ入出力
制御回路４はチップ２の記憶領域の中から、既にデータ
消去済みのブロック、すなわちアドレスｓを検索し、読
出したデータＢをそのアドレスｓの記憶領域に書込む
（ステップ205 ）。

【００３５】続いてデータ入出力制御回路４はアドレス
ｓの記憶領域にデータＢが正しく書き込まれたか否かを
確認し（ベリファイ）（ステップ206 ）、正しく書き込
まれていなければ、他に空き領域があるブロック（空き
ブロック）を検索し（ステップ207 ）、他に空きブロッ
クがあった場合（ステップ208 ）、その空きブロックを
新たな置換先としてデータＢをその空きブロックの空き
領域に書込む（ステップ209 ）。なお上記検索結果、チ
ップ２に空きブロックがなかった場合は書込み動作を行
えないのでデータ入出力制御回路４はＮＧ処理に移る
（ステップ210 ）。 一方、正しく書き込まれていれ
ば、書換元（データＡのあった位置）の論理アドレスブ
ロック（アドレスａ、ｂ）に他のデータが存在するか否
かを確認する（ステップ211 ）。この場合、他にデータ
はないので、データ入出力制御回路４は論理アドレスａ
の領域の、既に置換したデータＢを消去する（ステップ
212 ）。そしてリンクテーブル内のデータＢのリンク情
報を論理アドレスｍ、ｎおよび物理アドレスｓ、ｎと書
換える（ステップ213 ）。最後にデータ入出力制御回路
４はデータＡを消去したブロックの論理アドレスａ、ｂ
にリンクするリンクテーブル上の物理アドレスを、論理
アドレスａ、ｂと一致するようにａ、ｂと書換えて処理
を終了する（ステップ214 ）。

【００３６】ここで、図示はしていないが、データＢを
消去する場合について説明する。

【００３７】データＢを消去する場合も上記同様の手順
で行われる。そして最終的にチップ２内に書込まれてい
たデータＥの物理アドレスｑ、ｍは、アドレスｑ、ａに
書換えられ、消去したデータＢの物理アドレスａ、ｎ
は、アドレスｍ、ｎに書換えられる。さらに図示はして
いないがデータＥを消去する場合について説明する。

【００３８】この場合、論理アドレスと物理アドレスと
が一致していないため、上記同様に物理アドレスｑ、ｍ
が消去される（上記ステップ202 ）。そしてこの消去し
た物理アドレスｑ、ｍにリンクする論理アドレスｑ、ｒ
が他のデータの書換先となっていないので（論理アドレ
スｑ、ｒが置換元ではないので）（上記ステップ20
3）、この場合、論理アドレスｑ、ｒのブロックが消去
される（ステップ215 ）。その後、データ入出力制御回
路４は物理アドレスと論理アドレスとを一致させるよう
物理アドレスをｑ、ｒと書換える。この場合、他のデー
タは絡んでいないので、リンク情報の書換えはアドレス
ｍからアドレスｒへ１つ書換えるのみとなる。

【００３９】最後にデータＣ、Ｄを消去する場合につい
て説明する。

【００４０】この場合、データ入出力制御回路４が論理
アドレスと物理アドレスとの一致、不一致を確認した結
果（上記ステップ201 ）、一致するので、データ入出力
制御回路４は次にそのブロックの中のデータＣ、Ｄのう
ち、いずれか一方で過去に書換られたか否かを確認する
（ステップ216 ）。この確認結果、過去にデータが書換
られていなければ、データ入出力制御回路４はそのブロ
ック（アドレスｃ、ｄ、ｅ、ｆ）を消去し（ステップ21
7 ）、処理を終了する。

【００４１】これにより、図４に示すように、チップ１
側のデータはすべて消去されたことになる。なおデータ
Ｂ、Ｅについては実際に書換え処理をしていないので、
論理アドレスと物理アドレスとは異なっているが、その
他は一致している。

【００４２】一方、上記処理を従来のメモリカードで行
った場合、図５に示すように、チップ１のアドレスａに
データＢが残ってしまうことになり、チップ１側のすべ
てのデータの消去はできない。またブロックの中で一方
のみを消去したデータＡ、Ｂの各論理アドレスと物理ア
ドレスとはさまざまに異なってしまう。

【００４３】ところで、上記ステップ201 において、書
換指定ブロックの論理アドレスと物理アドレスとが一致
しても、そのブロック内のデータが過去に書換えられて
いないものであるとは限らない。すなわち、図９（ｃ）
に示したデータの状態のとき、既に書換えたデータＹを
さらにデータＷに書換えた場合には、データＷはアドレ
スａに書込まれる。そしてデータＢがアドレスｂに置換
され、さらにリンクテーブル上のデータＷ、Ｂの物理ア
ドレスが論理アドレスａ、ｂと一致するようにアドレス
ａ、ｂに書換えられる。

【００４４】この結果、物理アドレスと論理アドレスと
は一致するが、この際、ステップ216 を無視してステッ
プ217 に進み書換指定されたブロックのデータＷ、Ｂを
そのまま消去すると、書換元のブロック（アドレスｙ、
ｚ）にデータＷ、Ｂが残ってしまう。そこで、この場
合、ステップ216 において過去のデータ書換を確認し、
データが書換られていれば、書換元のブロックを消去し
た後（ステップ218 ）、書換指定ブロックを消去するこ
とでメモリ領域の無駄な使用を防止している。

【００４５】このように本実施例のメモリカードによれ
ば、ＥＥＰＲＯＭ８内に１ブロックの中で一方のみが消
去あるいは書換えられるデータが存在する場合、データ
入出力制御回路４がデータを消去するたびにリンクテー
ブル上の物理アドレスを、その論理アドレスに一致する
ように書換えるので、データが幾度か書換えられても論
理アドレスと物理アドレスとのリンク関係が明瞭であ
り、その後、データ書込みおよびデータ読出しなどを行
う際にアドレスの置換を行わずに済みアクセススピード
を速くすることができる。

【００４６】また２つのＥＥＰＲＯＭ８（チップ１およ
びチップ２）内にそれぞれ関連するデータが点在しチッ
プ１内の他のデータを消去するとき、従来であれば一方
のチップ、例えばチップ１にデータＢなどが残ってしま
ったが、本発明ではデータＢはチップ２のアドレスｓに
置換されるので、一方のチップ１のすべてのデータを消
去することが可能になりデータの消去スピードを速くす
ることができる。

【００４７】

【発明の効果】以上説明したように本発明によれば、Ｅ
ＥＰＲＯＭ内のデータを書換または消去を行ったとき、
リンクテーブル上の論理アドレスと物理アドレスとを一
致させるよう物理アドレスが書換えられるので、次にデ
ータ読出しまたは書換えを行う場合、アドレス変換が不
要になりアクセススピードが向上する。

【００４８】この結果、ＥＥＰＲＯＭを用いたメモリカ
ードでもアクセススピードを速くすることができる。

【図面の簡単な説明】

【図１】本発明に係る一実施例のメモリカードの構成を
示す図である。

【図２】図１のメモリカードの動作を示すフローチャー
トである。

【図３】図１のメモリカードにおいてＥＥＰＲＯＭ内の
あるデータ状態を示す図である。

【図４】図１のメモリカードにより図３のＥＥＰＲＯＭ
のデータ状態からデータＡ、Ｃ、Ｄなどを消去した場合
を示す図である。

【図５】従来のメモリカードにより図３のＥＥＰＲＯＭ
のデータ状態からデータＡ、Ｃ、Ｄなどを消去した場合
を示す図である。

【図６】従来のＳＲＡＭカードとＥＥＰＲＯＭカードと
の長短を示す図である。

【図７】（ａ）、（ｂ）、（ｃ）は、従来のＥＥＰＲＯ
ＭカードにおいてデータＡをデータＹに単純に書換える
場合の過程を示す図である。

【図８】従来のメモリカードの動作を示すフローチャー
トである。

【図９】（ａ）、（ｂ）、（ｃ）は、従来のＥＥＰＲＯ
ＭカードにおいてデータＡをデータＹに書換える複雑な
過程を示す図である。

【図１０】（ａ）、（ｂ）、（ｃ）は、上記図９（ｃ）
の状態のデータＣをさらにデータＺに書換える過程を示
す図である。

【符号の説明】

１…メモリカード本体、２…コネクタ、３、５、７…バ
スライン、４…データ入出力制御回路、６…バッファメ
モリ、８…ＥＥＰＲＯＭ。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 ＥＥＰＲＯＭの複数の記憶領域に書込ま
   れたデータの物理アドレスと論理アドレスとをリンクさ
   せて管理するリンクテーブルを有するメモリカードにお
   いて、 外部からのデータ消去命令により前記複数の記憶領域の
   中からデータを消去する記憶領域をアドレスを基に検索
   し、検索された記憶領域のデータを消去する手段と、 外部からのデータ書込命令によりデータが消去された記
   憶領域を検索し新たなデータを書込む手段と、 この書込手段により新たなデータが正しく書込まれたこ
   とが確認されると、そのデータの、前記リンクテーブル
   上における物理アドレスを前記論理アドレスに一致させ
   る手段とを具備したことを特徴とするメモリカード。
2. 【請求項２】 ＥＥＰＲＯＭの複数の記憶領域のデータ
   を、リンクテーブル上の論理アドレスと物理アドレスと
   を基に管理するメモリカードのデータ管理方法におい
   て、 前記複数の記憶領域の中に空き領域が検索され、その空
   き領域のデータが他の記憶領域に移動された後、その空
   き領域のデータが消去され、その空き領域に新たなデー
   タが書込まれたとき、前記リンクテーブル上の新たなデ
   ータの前記論理アドレスと物理アドレスとが一致するよ
   う前記物理アドレスを書換えることを特徴とするメモリ
   カードのデータ管理方法。