JPS63163939A - キヤツシユメモリの制御方法 - Google Patents
キヤツシユメモリの制御方法Info
- Publication number
- JPS63163939A JPS63163939A JP61312937A JP31293786A JPS63163939A JP S63163939 A JPS63163939 A JP S63163939A JP 61312937 A JP61312937 A JP 61312937A JP 31293786 A JP31293786 A JP 31293786A JP S63163939 A JPS63163939 A JP S63163939A
- Authority
- JP
- Japan
- Prior art keywords
- address
- cache memory
- data
- memory
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 101
- 238000000034 method Methods 0.000 title claims description 14
- 238000003491 array Methods 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、マルチプロセッサにおけるキャッシュメモリ
の制御方法に関するものである。
の制御方法に関するものである。
［従来の技術］
各プロセッサがキャッシュメモリを有する密結合マルチ
プロセッサにおいては、各プロセッサのキャッシュメモ
リ上のデータの一致をとる必要がある。このため、一般
に、あるプロセッサか任意のアドレス（以下「アドレス
Ａ」という）のデータを書き換えた場合、他プロセツサ
のキャッシュメモリ上のアドレスＡのデータを無効とす
る方法がとられる。このためには、まず、アドレスＡの
データが他プロセツサのキャッシュメモリに格納されて
いるか否かをチェックする必要がある。
プロセッサにおいては、各プロセッサのキャッシュメモ
リ上のデータの一致をとる必要がある。このため、一般
に、あるプロセッサか任意のアドレス（以下「アドレス
Ａ」という）のデータを書き換えた場合、他プロセツサ
のキャッシュメモリ上のアドレスＡのデータを無効とす
る方法がとられる。このためには、まず、アドレスＡの
データが他プロセツサのキャッシュメモリに格納されて
いるか否かをチェックする必要がある。
従来、アドレスＡのデータが池プロセッサのキャッシュ
メモリに格納されているか否かをチェックする場合に（
よ、以下の■、■の方法がとられていた。
メモリに格納されているか否かをチェックする場合に（
よ、以下の■、■の方法がとられていた。
■他プロセッサのキャッシュメモリを直接検索して判別
する。
する。
■各プロセッサのキャッシュメモリに格納されているデ
ータに対応するアドレスを判別可能な情報を保持するタ
グメモリを設け、このタグメモリを検索して判別する。
ータに対応するアドレスを判別可能な情報を保持するタ
グメモリを設け、このタグメモリを検索して判別する。
［発明か解決しようとする問題点］
上記■の方法では、キャッシュメモリへのアクセスか増
大し、キャッシュメモリでのアクセス競合により、性能
か低下するという問題があった。
大し、キャッシュメモリでのアクセス競合により、性能
か低下するという問題があった。
また、上記■の方法では、各プロセッサのキャッシュメ
モリに格納されているデータに対応するアドレスを判別
可能なタグメモリを股なければならないため、物量か増
大するという問題があった。
モリに格納されているデータに対応するアドレスを判別
可能なタグメモリを股なければならないため、物量か増
大するという問題があった。
本発明は、このような問題を解決するものである。
［問題点を解決するための手段］
本発明のキャッシュメモリの制御方法は、メモリを共有
するマルチプロセッサの各プロセッサに設けられたキャ
ッシュメモリの制御方法であって、 共有するメモリを予め定められた規則にしたがって複数
のグループに分割し、 タグメモリに、各プロセッサのキャッシュメモリに格納
されているデータに対応するアドレスの属するグループ
を判別可能な情報を格納し、任意のアドレスのデータが
プロセッサのキャッシュメモリに格納されているか否か
をチェックする場合に、 まず、前記タグメモリを検索して、前記任意のアドレス
の属するグループ内のデータがキャッシュメモリに格納
されているか否かを調べ、次に、前記任意のアドレスの
属するグループ内のデータを格納しているプロセッサの
キャッシュメモリを検索することを特徴とする。
するマルチプロセッサの各プロセッサに設けられたキャ
ッシュメモリの制御方法であって、 共有するメモリを予め定められた規則にしたがって複数
のグループに分割し、 タグメモリに、各プロセッサのキャッシュメモリに格納
されているデータに対応するアドレスの属するグループ
を判別可能な情報を格納し、任意のアドレスのデータが
プロセッサのキャッシュメモリに格納されているか否か
をチェックする場合に、 まず、前記タグメモリを検索して、前記任意のアドレス
の属するグループ内のデータがキャッシュメモリに格納
されているか否かを調べ、次に、前記任意のアドレスの
属するグループ内のデータを格納しているプロセッサの
キャッシュメモリを検索することを特徴とする。
［作用］
本発明は、共有のメモリを複数のグループに分割し、各
プロセッサのキャッシュメモリに格納されているデータ
に対応するアドレスの属するグループを判別可能な情報
を格納するタグメモリを設け（各プロセッサのキャッシ
ュメモリに格納されているデータに対応するアドレスを
判別可能な情報を保持するタグメモリを設けるより物量
が少なくてすむ）、アドレスＡが他プロセツサのキャッ
シュメモリに格納されているか否かをチェックする場合
に、まず、第１段階として、タグメモリを検索すること
によりチェック範囲をせばめ、次に、第２段階として、
キャッシュメモリを検索する（キャッシュメモリを直接
検索する場合に比べ、キャッシュメモリの検索頻度は減
少する）。
プロセッサのキャッシュメモリに格納されているデータ
に対応するアドレスの属するグループを判別可能な情報
を格納するタグメモリを設け（各プロセッサのキャッシ
ュメモリに格納されているデータに対応するアドレスを
判別可能な情報を保持するタグメモリを設けるより物量
が少なくてすむ）、アドレスＡが他プロセツサのキャッ
シュメモリに格納されているか否かをチェックする場合
に、まず、第１段階として、タグメモリを検索すること
によりチェック範囲をせばめ、次に、第２段階として、
キャッシュメモリを検索する（キャッシュメモリを直接
検索する場合に比べ、キャッシュメモリの検索頻度は減
少する）。
［実施例］
以下、本発明の一実施例を第１図に基づいて説明する。
図において、１は共有のメモリ、２．３はプロセッサ、
４．５はキャッシュメモリ、６．７はそれぞれキャッシ
ュメモリ４．５に格納されているデータに対応するアド
レスを判別可能な情報を保持するアドレスアレー、８．
９はそれぞれキャッシュメモリ５．４に格納されている
データに対応するアドレスの属するグループを判別可能
な情報を保持するタグメモリである。
４．５はキャッシュメモリ、６．７はそれぞれキャッシ
ュメモリ４．５に格納されているデータに対応するアド
レスを判別可能な情報を保持するアドレスアレー、８．
９はそれぞれキャッシュメモリ５．４に格納されている
データに対応するアドレスの属するグループを判別可能
な情報を保持するタグメモリである。
説明の都合上、第１図において、メモリｌ上のデータは
８個とし、各データは３ビツトでアドレスされるものと
する。また、メモリ上の８個のデータをそのアドレスの
上位２ビツトが同一のデータは同一グループに分類し、
グループアドレスとしてメモリ上のデータアドレスの上
位２ビツトを用いる。キャッシュメモリ４，５は３個の
データを保持可能であり、現在、キャッシュメモリ４に
はアドレス″０１０”、“１０１”、０００”のデータ
か格納され、キャッシュメモリ５にはアドレス“０１０
″、“Ｉｌｌ”、１００”のデータが格納されているも
のとする。タグメモリ８は、反対側のキャッシュメモリ
５に格納されているデータの属するグループアドレスを
格納し、またタグメモリ９は、反対側のキャッシュメモ
リ４に格納されているデータの属するグループアドレス
を格納するものとする。
８個とし、各データは３ビツトでアドレスされるものと
する。また、メモリ上の８個のデータをそのアドレスの
上位２ビツトが同一のデータは同一グループに分類し、
グループアドレスとしてメモリ上のデータアドレスの上
位２ビツトを用いる。キャッシュメモリ４，５は３個の
データを保持可能であり、現在、キャッシュメモリ４に
はアドレス″０１０”、“１０１”、０００”のデータ
か格納され、キャッシュメモリ５にはアドレス“０１０
″、“Ｉｌｌ”、１００”のデータが格納されているも
のとする。タグメモリ８は、反対側のキャッシュメモリ
５に格納されているデータの属するグループアドレスを
格納し、またタグメモリ９は、反対側のキャッシュメモ
リ４に格納されているデータの属するグループアドレス
を格納するものとする。
次に、プロセッサ２のキャッンユメモリ４の内容を書き
換える際の具体的な制御方法について説明する。
換える際の具体的な制御方法について説明する。
まず、プロセッサ２がアドレス“ＯＩＯ“の内容を書き
換えて、そのアドレス″ｏｉｏ”のデータかキャッシュ
メモリ５に格納されているか否かを判別する場合は、信
号線１４を介してタグメモリ８に “Ｏｌ”（アドレ不
“０１０”の属するグループアドレス）が格納されて
いるか否かを検索する。
換えて、そのアドレス″ｏｉｏ”のデータかキャッシュ
メモリ５に格納されているか否かを判別する場合は、信
号線１４を介してタグメモリ８に “Ｏｌ”（アドレ不
“０１０”の属するグループアドレス）が格納されて
いるか否かを検索する。
第１図では、タグメモリ８に“ＯＩ”が格納されている
ため、グループアドレス“Ｏｌ”に属するアドレスのデ
ータがキャッシュメモリ５に格納されていることが分か
る。従って、プロセッサ２は信号線１８を介してプロセ
ッサ３にアドレス“ＯｌＯ”を送る。プロセッサ３は信
号線１３を介してアドレスアレー７に“０１０″が格納
されているか否かを検索する。第１図では、アドレスア
レー７に“０１０”が格納されているため、キャッシュ
メモリ５にアドレス“Ｏ１Ｏ″のデータが格納されてい
ることが分かる。
ため、グループアドレス“Ｏｌ”に属するアドレスのデ
ータがキャッシュメモリ５に格納されていることが分か
る。従って、プロセッサ２は信号線１８を介してプロセ
ッサ３にアドレス“ＯｌＯ”を送る。プロセッサ３は信
号線１３を介してアドレスアレー７に“０１０″が格納
されているか否かを検索する。第１図では、アドレスア
レー７に“０１０”が格納されているため、キャッシュ
メモリ５にアドレス“Ｏ１Ｏ″のデータが格納されてい
ることが分かる。
次に、プロセッサ２がアドレス“１０１”の内容を書き
換えて、アドレス“＋０１”のデータがキャッシュメモ
リ５に格納されているか否かを判別する場合は、信号線
１４を介してタグメモリ８に“１０”（アドレス“１０
１”の属するグループアドレス）が格納されているか否
かを検索する。第１図では、タグメモリ８に“１０”が
格納されているため、グループアドレス“ｌＯ”に属す
るアドレスのデータがキャッシュメモリ５に格納されて
いることが分かる。従って、プロセッサ２は信号線１８
を介してプロセッサ３にアドレス“１０１”を送る。
換えて、アドレス“＋０１”のデータがキャッシュメモ
リ５に格納されているか否かを判別する場合は、信号線
１４を介してタグメモリ８に“１０”（アドレス“１０
１”の属するグループアドレス）が格納されているか否
かを検索する。第１図では、タグメモリ８に“１０”が
格納されているため、グループアドレス“ｌＯ”に属す
るアドレスのデータがキャッシュメモリ５に格納されて
いることが分かる。従って、プロセッサ２は信号線１８
を介してプロセッサ３にアドレス“１０１”を送る。
プロセッサ３は信号線１３を介してアドレスアレー７に
“１０１”が格納されているか否かを検索する。１１図
では、アドレスアレー７に “１０１”が格納されてい
ないため、キャッシュメモリ５にはアドレス“１０１”
のデータは格納されていないことが分かる。
“１０１”が格納されているか否かを検索する。１１図
では、アドレスアレー７に “１０１”が格納されてい
ないため、キャッシュメモリ５にはアドレス“１０１”
のデータは格納されていないことが分かる。
次に、プロセッサ２がアドレス“０００”の内容を書き
換えて、アドレス“０００”のデータがキャッシュメモ
リ５に格納されているか否かを判別する場合は、信号線
１４を介してタグメモリ８に“００”（アドレス“ｏｏ
ｏ”の属するグループアドレス）が格納されているか否
かを検索する。第１図では、タグメモリ８に“ＯＯ”が
格納されていないため、グループアドレス“００”に属
するアドレスのデータはキャッシュメモリ５に格納され
ていないことが分かる。この場合は、アドレスアレー７
の検索は不要となる。
換えて、アドレス“０００”のデータがキャッシュメモ
リ５に格納されているか否かを判別する場合は、信号線
１４を介してタグメモリ８に“００”（アドレス“ｏｏ
ｏ”の属するグループアドレス）が格納されているか否
かを検索する。第１図では、タグメモリ８に“ＯＯ”が
格納されていないため、グループアドレス“００”に属
するアドレスのデータはキャッシュメモリ５に格納され
ていないことが分かる。この場合は、アドレスアレー７
の検索は不要となる。
以上は、プロセッサ２が書き換えたアドレスのデータが
プロセッサ３のキャッシュメモリ５に格納されているか
否かをチェックする場合について述べた。プロセッサ３
が書き換えたアドレスのデータがプロセッサ２のキャッ
シュメモリ４に格納されているか否かをチェックする場
合も同様であるため、その場合の説明は省略する。
プロセッサ３のキャッシュメモリ５に格納されているか
否かをチェックする場合について述べた。プロセッサ３
が書き換えたアドレスのデータがプロセッサ２のキャッ
シュメモリ４に格納されているか否かをチェックする場
合も同様であるため、その場合の説明は省略する。
なお、第１図では、キャッシュメモリ５に対応するタグ
メモリ８をプロセッサ２側に、キャッンユメモリ４に対
応するタグメモリ９をプロセッサ３側に設置しているか
、本発明はタグメモリの設置場所に関しは同等制限を加
えるものではない。
メモリ８をプロセッサ２側に、キャッンユメモリ４に対
応するタグメモリ９をプロセッサ３側に設置しているか
、本発明はタグメモリの設置場所に関しは同等制限を加
えるものではない。
［発明の効果コ
以上、説明したように、本発明のキャッンユメモリの制
御方法は、メモリを複数のグループに分割し、各プロセ
ッサのキャッシュメモリに格納されているデータに対応
するアドレスの属するグループを判別可能な情報（第１
図の場合では、２ビツト）をタグメモリに保持するため
、各プロセッサのキャッシュメモリに格納されているデ
ータに対応するアドレスを判別可能な情報（第１図の場
合では、３ビツト）をタグメモリに格納する場合に比べ
、物量が少なくすむ。
御方法は、メモリを複数のグループに分割し、各プロセ
ッサのキャッシュメモリに格納されているデータに対応
するアドレスの属するグループを判別可能な情報（第１
図の場合では、２ビツト）をタグメモリに保持するため
、各プロセッサのキャッシュメモリに格納されているデ
ータに対応するアドレスを判別可能な情報（第１図の場
合では、３ビツト）をタグメモリに格納する場合に比べ
、物量が少なくすむ。
また、任意のアドレスＡがプロセッサのキャッシュメモ
リに格納されているか否かをチェックする場合、先ず、
第１段階として、タグメモリを検索することによりチェ
ック範囲を仕ばめ、次に、第２段階として、アドレスア
レーを検索するため、直接アドレスアレーを検索する場
合に比へ、アドレスアレーの検索頻度が少なくてすむ。
リに格納されているか否かをチェックする場合、先ず、
第１段階として、タグメモリを検索することによりチェ
ック範囲を仕ばめ、次に、第２段階として、アドレスア
レーを検索するため、直接アドレスアレーを検索する場
合に比へ、アドレスアレーの検索頻度が少なくてすむ。
第１図は本発明の一実施例を説明するためのブロック図
である。 ｌ・・・・・・メモリ、 ２．３・・・・・・プロセ
ッサ、４．５・・・・・キャッンユメモリ、 ６．７・・・・・・アドレスアレー、 ８．９・・・・・タグメモリ。 第１図
である。 ｌ・・・・・・メモリ、 ２．３・・・・・・プロセ
ッサ、４．５・・・・・キャッンユメモリ、 ６．７・・・・・・アドレスアレー、 ８．９・・・・・タグメモリ。 第１図
Claims (1)
- 【特許請求の範囲】 メモリを共有するマルチプロセッサの各プロセッサに設
けられたキャッシュメモリの制御方法であって、 共有するメモリを予め定められた規則にしたがって複数
のグループに分割し、 タグメモリに、各プロセッサのキャッシュメモリに格納
されているデータに対応するアドレスの属するグループ
を判別可能な情報を格納し、任意のアドレスのデータが
プロセッサのキャッシュメモリに格納されているか否か
をチェックする場合に、 まず、前記タグメモリを検索して、前記任意のアドレス
の属するグループ内のデータがキャッシュメモリに格納
されているか否かを調べ、 次に、前記任意のアドレスの属するグループ内のデータ
を格納しているプロセッサのキャッシュメモリを検索す
ることを特徴とするキャッシュメモリの制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61312937A JPS63163939A (ja) | 1986-12-26 | 1986-12-26 | キヤツシユメモリの制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61312937A JPS63163939A (ja) | 1986-12-26 | 1986-12-26 | キヤツシユメモリの制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63163939A true JPS63163939A (ja) | 1988-07-07 |
Family
ID=18035267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61312937A Pending JPS63163939A (ja) | 1986-12-26 | 1986-12-26 | キヤツシユメモリの制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63163939A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06338846A (ja) * | 1993-05-31 | 1994-12-06 | Nec Corp | 無線選択呼出受信装置 |
| US5397044A (en) * | 1990-08-28 | 1995-03-14 | Kabushiki Kaisha Tokyo Kikai Seisakusho | Paper web threading apparatus for paper web handling machine |
| JP2003519835A (ja) * | 2000-01-03 | 2003-06-24 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | ウェイ予測がミスした時にサーチを方向付けるための、予測されないウェイからの部分的なタグを提供するキャッシュ |
-
1986
- 1986-12-26 JP JP61312937A patent/JPS63163939A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5397044A (en) * | 1990-08-28 | 1995-03-14 | Kabushiki Kaisha Tokyo Kikai Seisakusho | Paper web threading apparatus for paper web handling machine |
| JPH06338846A (ja) * | 1993-05-31 | 1994-12-06 | Nec Corp | 無線選択呼出受信装置 |
| JP2003519835A (ja) * | 2000-01-03 | 2003-06-24 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | ウェイ予測がミスした時にサーチを方向付けるための、予測されないウェイからの部分的なタグを提供するキャッシュ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Liptay | Structural aspects of the System/360 Model 85, II: The cache | |
| US4991088A (en) | Method for optimizing utilization of a cache memory | |
| US20020133668A1 (en) | Memory device search system and method | |
| Berra et al. | The Role of Associative Array Processers in Data Base Machine Architecture | |
| RU97117589A (ru) | Контроллер памяти, который выполняет команды считывания и записи не в порядке простой очереди | |
| US7260674B2 (en) | Programmable parallel lookup memory | |
| CN112506823A (zh) | 一种fpga数据读写方法、装置、设备及可读存储介质 | |
| US20210365204A1 (en) | Sort in memory using index and key tables | |
| US10366008B2 (en) | Tag and data organization in large memory caches | |
| JPS63163939A (ja) | キヤツシユメモリの制御方法 | |
| JPH0727492B2 (ja) | 緩衝記憶装置 | |
| US20210365188A1 (en) | Sort in memory | |
| US20210365205A1 (en) | Sort in memory using table splitting | |
| JPH03212896A (ja) | 連想記憶装置 | |
| JPS6255743A (ja) | キヤツシユメモリおよびこれを用いたキヤツシユメモリシステム | |
| CN114063917B (zh) | 快速读取程序数据的方法和微控制器 | |
| CN113721839B (zh) | 用于处理图数据的计算系统和存储分层方法 | |
| JPS6152505B2 (ja) | ||
| JPH01231145A (ja) | 情報処理装置 | |
| US8200920B2 (en) | Systems and methods for storing and accessing data stored in a data array | |
| US6874058B1 (en) | Content addressed memories | |
| JPH1091527A (ja) | 記憶装置および記録媒体 | |
| JP2595753B2 (ja) | キャッシュメモリの無効化方式 | |
| JPS5841584B2 (ja) | マルチアクセスメモリ方法およびマルチアクセス用メモリチツプ | |
| JPH0256038A (ja) | メモリのアクセス制御方式 |