JPS61264465A - デ−タ転送制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、データ転送制御方式に関し、特に上位装置と
の間でフレーム転送を行う入出力制御装置の転送制御時
間の効率化に好適なデータ転送制御方式である。

〔発明の背景〕

従来、入出力装置と上位装置間で効率良くデータ転送を
行うた。めに５複数バイトのデータを１フレームで構成
し、そのフレームごとにデータ転送を行っている。この
ようなデータ転送システムの構成例を第２図に示す。こ
こでは、入出力装置としてディスク装置を用いている。

第２図において、１はシステムの各装置の制御を行うＣ
ＰＵ、２はＣＰＵＩに接続されたチャネル装置、３はデ
ータの入出力制御（転送制御）等を行う入出力制御装置
（以下、制御装置という）、４はディスクへの書込み・
読出しを行うディスク装置である。第３ｖ！Ｉに転送フ
レームの構成例を示す。この転送フレームは、データ６
の前に開始フラグ５を持ち、データ６の後に終結フラグ
７を持フている。また、フレームは、ディスクトラック
のルーコードを一定の長さのデータに分割して構成する
（以下、基本フレームと称す）、ただし、最終部の残デ
ータのみ基本フレームより短くなる場合がある（以下、
最終フレームと称す）。第４回にディスク装置４とチャ
ネル装置２間のデータ転送制御のタイミング図を示す。

これは、制御装置３の制御によりディスク装置Ｉｔ４内
のディスクからルコードをリードして。

ディスク装置４と制御装置３間のデータ転送を行い、複
数バイトデータを１フレームに構成し、制御装［３とチ
ャネル装置２間のフレーム転送を行うタイミングを示し
たものである。

ディスク装置４と制御装置３間、制御装置３とチャネル
装置２間でデータを転送する場合、制御装置３は、ディ
スクトラック上のレコードギャプ中で１次レコードに対
する制御動作を行う必要がある。一方、制御装置！３は
チャネル装置２へのデータ転送が終了した後でなければ
、その制御動作に移ることができない。したがって、デ
ータリード時、制御装置３はディスク装置４とのデータ
転送が終了した後、できる限りすみやかに、チャネル装
置２とのデータ転送を終了しなければ、次レコードに対
する制御時間が圧迫され、オーバラン状態となってしま
うという問題がある。このようなデータ転送制御におい
ては、通常、制御装置３とチャネル装置２間のデータ転
送速度は、ディスク装置４と制御装ｆｆｉ！３間のデー
タ転送速度よりも高速であり、その転送速度が一定であ
る。したがって、ディスク装置４とチャネル装置２間の
データ転送を行う場合、ディスク装置４とチャネル装置
ｉ２間にバッファメモリ（制御装置３内）を設け、１フ
レ一ム分のデータがそのパップアメモリに蓄積された後
、制御装置３はチャネル装！２へのフレーム転送を開始
する方式を採用している。しかし、この方式では、第４
図に示すように、最終フレームの転送終了とディスク装
置４のデータ転送終了の時間差が、ディスクトラックの
ギャップ期間に入り込み、その分法のレコードの制御時
間が圧迫されるという問題がある。そこで、この転送終
了の時間差を短くするために、１フレームで転送可能な
データを短くすると、転送フレーム数が増加することに
よって、フレーム間ギャップ、開始フラグ５、終結フラ
グ７のデータ数に対する割合が増加し、データ転送効率
が低下する。よって、制御装！！３とチャネル装置２間
のデータ転送速度が低下してしまうという問題がある。

このように、従来のフレーム構造を用いるデータ転送制
御方式では、ディスク装置！４の転送終了と制御装置３
の転送終了との時間的なずれが生じるという問題があっ
た。

なお、フレーム等の一転送単位分のデータがバッファメ
モリに蓄積されるのを待って、上位装置へデータを転送
する方式としては、特開昭５７−２１２５３４号公報の
例が挙げられる。

〔発明の目的〕

本発明の目的は、このような従来の問題を改善し、フレ
ームを用いるデータ転送制御方式において、ディスク装
置の転送終了と制御装置の転送終了との時間的ずれを最
小にし、かつ、１フレームで転送可能なデータ数を無制
限に拡張できるデータ転送制御方式を提供することにあ
る。

〔発明の概要〕

上記目的を達成するために、本発明では、下位入出力装
置からのデータを入出力制御装置内のバッフメモリに蓄
積し、蓄積された複数データを１フレームに構成して上
位装置へ転送するデータ転送制御方式において、上記入
出力制御装置内に、上記バッフメモリ、のデータ数と、
フレーム転送開始位置を示すポインタの内容を比較する
比較回路を設け、該比較回路により比較した結果、上記
データ数とポインタの内容が一致したときに、上位装置
へのフレーム転送を開始することに特徴がある。

〔発明の実施例〕

以下１本発明の一実施例を、図面により詳細に説明する
。

本実施例では、データ転送システムの構成全体は、第２
図に示すような一般的な構成をとり、複数バイトデータ
を１フレームで構成し、第３図に示すような開始フラグ
５と終結フラグ７を持ち。

制御装置！３内に本発明の最も特徴的なデータ転送制御
部を設けている。

まず、本発明の詳細な説明をする。

第２図に示すような構成のデータ転送システムにおいて
、制御装置３内のデータ転送制御部にバッファメモリを
設け、そのバッファメモリに転送フレームのデータが、
ある程度蓄積されたところでフレームの転送を開始する
ことにより、ディスク装置４の転送終了と制御装置３の
転送終了の時間的なずれを低減するものである。さらに
、その開始点を示すバッファメモリ内データ数を任意に
プログラム可能とすることにより、ディスク装置４゜制
御装置３間の転送終了と制御装置３．チャネル装置２間
の転送終了の時間的ずれを最小とすることができる。し
かも、フレーム転送開始点がプログラム可能なことから
転送速度の異なるディスク装置にも対応できるようにし
た。

第１図は、本発明の一実施例を示すデータ転送制御部の
詳細説明図である。

第１図において、１０はディスク装置４からのデータを
格納するデータバッファ、１１はデータバッファ１０の
書込みアドレスを与える入力ポインタ、１２はデータバ
ッファ１０の読出しアドレスを与える出力ポインタ、１
３は入力ポインタ１１または出力ポインタ１２の値をプ
ラス１１”する加算回路、１４は入力ポインタ１１の値
を出力ポインタ１２の値の差をとる減算回路、１５は減
算回路１４の出力１７と選択回路２１の出力２４を比較
する比較回路、１６はフレームデータの転送開始を指示
するフレーム転送制御回路、１９はフレーム転送のスタ
ートポイントを与える基本フレームスタートポインタ（
以下、ＳＰＲという）、２０は最終フレーム転送のスタ
ートポイントを与える最終フレームスタートポインタ（
以下、ＳＰＲという）、　２１は５ＰＲ１９または５Ｐ
Ｒ２０のどちらかのスタートポイントを選択する選択回
路、２２はディスクトラック上の処理するレコードのバ
イト数をカウントするバイトカウンタ、２３は最終フレ
ームチェック回路であり、バイトカウンタ２２の出力値
２５により次転送フレームが最終フレームか否かをリー
ドサイクル毎にチェックし、次フレームが最終フレーム
の場合は切替信号２６を選択回路２１に出力する。

以下、第２図を参照して、第１図のデータ転送制御部の
動作を説明する。

ディスク装置４から転送されるデータは、データバッフ
ァ１０内の入力ポインタによって与えられる書込みアド
レスに一旦スドアされる。また、出力ポインタ１２によ
り読出しアドレスを与える。

この入力ポインタ１１と出力ポインタ１２は、それぞれ
加算回路１３によってインクリメントされるループカウ
ンタを構成している。入力ポインタ１１と出力ポインタ
１２の保持する値を減算回路１４によって減算し、デー
タバッフアｌＯ内のデータ数を示す出力１７を得て、こ
れを比較回路１５１つの端子に入力する。他方では、デ
ータ転送制御部制御プロセッサ１８によりバイトカウン
タ２２の初期設定と、５ＰＲ１９と５ＰＲ２０にはそれ
ぞれディスク装置４の転送終了から、フレーム転送終了
までの時間１１ｔｉ２が最小で、かつ、フレーム転送で
オーバランが発生しないように多少のマージンを見込ん
だ値を、レコード処理に先立って設定しておく。そして
、５ＰＲ１９により指示されるディスクトラック上のル
ーコードにおける最終フレーム以前のフレーム（以下、
基本フレームと称す）の転送のスタートポイントと、５
ＰＲ２０により指示される最終フレームの転送のスター
トポイントのどちらかを選択回路２１によって選択し、
出力２４を得て、これを比較回路１５のもう１つの端子
に入力する。比較回路１５では。

減算回路１４の出力１７と５ＰＲ１９または５ＰＲ２０
の出力２４が比較され、これらが一致したときには、転
送開始信号２７が出力される。この転送開始信号２７に
より、フレーム転送制御回路１６はデータバッファ１０
にストアされたデータをフレームに構成して、フレーム
転送開始を指示する。また、選択回路２１による転送ス
タートポイントの選択は、バイトカウンタ２２の値２５
を最終フレームチェック回路２３でリードサイクルごと
にチェックし、次転送フレームが最終フレームの場合は
、切替信号２６を出力して、５ＰＲＩ９から５ＰＲ２０
への選択切替を行っている。なお、最終フレームはレコ
ード長により変化するため、５ＰＲ２０の値は、レコー
ド長に応じて、レコード単位に設定する必要がある。一
方、５ＰＲ１９は装置イニシャライズ時（ＰＯＷＥＲＯ
Ｎ等）に一度設定するだけでよい。

第５図に本発明によるディスク装置４とチャネル装置２
間のデータ転送のタイミング図を示す。

ここで、上段は制御装置３とチャネル装置２間のフレー
ム転送を表し、下段はディスク装置４と制御装置３のデ
ータ転送を表している。

基本フレーム（フレームａ）ではデータバッファ１０に
５ＰＲ１９で示すバイト数のデータが、また最終フレー
ム（フレームｂ）では５ＰＲ２０で示すバイト数のデー
タがストアされた時点でフレーム転送を開始する。この
ように、転送のスタートポイントを指示することによっ
てディスク装置４のデータ転送終了と、制御装置３のフ
レーム転送終了の時間差を最小−できる。このことによ
り。

ディスクトラック上の次レコードの制御時間を確保し、
データ・オーバランを低減できる。また。

フレーム長も長く取れるため、データ転送の効率を向上
させることができ、フレーム転送開始点をディスク装置
４の転送速度とチャネル装置２の転送速度の差に応じて
５ＰＲ１，９，５ＰＲ２０に設定することにより転送速
度の異なるディスク装置にも同一、ハードウェアで対応
できる。

〔発明の効果〕

以上説明したように１本発明によれば、フレーム構造を
用いるデータ転送制御方式において、ディスク装置の転
送終了と制御装置の転送終了との時間的ずれを最小でき
、オーバラン防止のために、１フレームで転送可能なデ
ータ数を制限することもないので、無制限に転送データ
数を拡張できる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す制御装置内データ転・
過制御部の詳細説明図、第２図は一般的なデータ転送シ
ステムの構成図、第３図は一般的な転送フレームの構成
図、第４図はディスク装置とチャネル装置間のデータ転
送制御のタイミング図、第５図は本発明によるディスク
装置とチャネル装置間のデータ転送のタイミング図であ
る。 １：ＣＰＵ、２：チャネル装置、３：入出力制御装置、
４：ディスク装置、１０：データバッファ、１１：入力
ポインタ、１２：出力ポインタ、１３：加算回路、１４
：減算回路、１５：比較回路、１６：フレーム転送制御
回路、１８：データ転送制御部制御プロセッサ、１９：
基本フレームスタートポインタ、２０：最終フレームス
タートポインタ、２１：選択回路、２２：パイトカウン
タ、２３：最終フレームチェック回路、２７：転送開始
信号。 第　　　２　　　図 第３図 第５図

Claims (1)

【特許請求の範囲】
1. （１）下位入出力装置からのデータを入出力制御装置内
   のバッフメモリに蓄積し、蓄積された複数データを１フ
   レームに構成して上位装置へ転送するデータ転送制御方
   式において、上記入出力制御装置内に、上記バッフメモ
   リのデータ数と、フレーム転送開始位置を示すポインタ
   の内容を比較する比較回路を設け、該比較回路により比
   較した結果、上記データ数とポインタの内容が一致した
   ときに、上位装置へのフレーム転送を開始することを特
   徴とするデータ転送制御方式。