JPS6359169B2 - - Google Patents
Info
- Publication number
- JPS6359169B2 JPS6359169B2 JP58078995A JP7899583A JPS6359169B2 JP S6359169 B2 JPS6359169 B2 JP S6359169B2 JP 58078995 A JP58078995 A JP 58078995A JP 7899583 A JP7899583 A JP 7899583A JP S6359169 B2 JPS6359169 B2 JP S6359169B2
- Authority
- JP
- Japan
- Prior art keywords
- information
- element data
- buffer
- storage means
- sequentially
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000001788 irregular Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】
発明の属する技術分野
本発明は一回に転送される全情報数と情報が入
力される時間情報から全情報が順次連続的に情報
数分だけ出力されるタイミングを検出して転送を
開始する情報転送装置に関する。
力される時間情報から全情報が順次連続的に情報
数分だけ出力されるタイミングを検出して転送を
開始する情報転送装置に関する。
従来技術
現在、高速計算機においては、各種のレベルで
パイプライン処理が用いられているが、特に科学
演算用の超高速計算機への需要が高まる中におい
て、ある要素数の一連のデータに同一の演算を並
列的に実行するベクトル命令を備え、該ベクトル
命令を高速に実行するために、パイプライン演算
器が用いられるようになつている。前記パイプラ
イン処理においては、パイプライン中にデータを
一様に流しパイプライン中に空白を作らないこと
が命令の実行の高速化のためには重要である。し
たがつて、パイプラインにデータが連続的にとぎ
れなく、順次供給されればよいが不定期もしく
は、ある周期をもつて送られてくる場合には、パ
イプライン中に空白ができてしまうことがある。
そのために、前記パイプラインに供給するデータ
列を順次連続的に出力する装置が必要となる。従
来は、前記データ列をすべて格納できる記憶手段
を設け、該記憶手段に一旦、前記データ列をすべ
て書込み、書込みが終了したところで順次連続的
にパイプラインに供給していたがデータの書込み
が終了するまでパイプラインの流れが止まつてし
まい、高速命令実行の防げになるという欠点があ
る。
パイプライン処理が用いられているが、特に科学
演算用の超高速計算機への需要が高まる中におい
て、ある要素数の一連のデータに同一の演算を並
列的に実行するベクトル命令を備え、該ベクトル
命令を高速に実行するために、パイプライン演算
器が用いられるようになつている。前記パイプラ
イン処理においては、パイプライン中にデータを
一様に流しパイプライン中に空白を作らないこと
が命令の実行の高速化のためには重要である。し
たがつて、パイプラインにデータが連続的にとぎ
れなく、順次供給されればよいが不定期もしく
は、ある周期をもつて送られてくる場合には、パ
イプライン中に空白ができてしまうことがある。
そのために、前記パイプラインに供給するデータ
列を順次連続的に出力する装置が必要となる。従
来は、前記データ列をすべて格納できる記憶手段
を設け、該記憶手段に一旦、前記データ列をすべ
て書込み、書込みが終了したところで順次連続的
にパイプラインに供給していたがデータの書込み
が終了するまでパイプラインの流れが止まつてし
まい、高速命令実行の防げになるという欠点があ
る。
発明の目的
本発明の目的は、上述の欠点を解決するように
した情報転送装置を提供することにある。
した情報転送装置を提供することにある。
発明の構成
本発明の情報転送装置は、不定期およびある周
期のどちらか一方で送られてくる入力情報を順次
蓄える記憶手段と、 この記憶手段に接続され該入力情報の該記憶手
段への書込みを制御し蓄えられた情報数を保持す
る書込み制御手段と、 前記記憶手段に蓄えられた情報を順次連続的に
読出す読出し制御手段と、 一回に転送される情報の組の全情報数を保持す
る全情報数保持手段と、 該全情報数保持手段および前記書込み制御手段
に接続され、前記記憶手段に記憶された情報と、
前記全情報数保持手段の値と、情報が入力される
時間情報とから、前記読出し制御手段による連続
転送可能なタイミングを検出し、前記読出し制御
手段に連続転送を開始させる読出し開始指示手段
とを備えるように構成されたことを特徴とする。
期のどちらか一方で送られてくる入力情報を順次
蓄える記憶手段と、 この記憶手段に接続され該入力情報の該記憶手
段への書込みを制御し蓄えられた情報数を保持す
る書込み制御手段と、 前記記憶手段に蓄えられた情報を順次連続的に
読出す読出し制御手段と、 一回に転送される情報の組の全情報数を保持す
る全情報数保持手段と、 該全情報数保持手段および前記書込み制御手段
に接続され、前記記憶手段に記憶された情報と、
前記全情報数保持手段の値と、情報が入力される
時間情報とから、前記読出し制御手段による連続
転送可能なタイミングを検出し、前記読出し制御
手段に連続転送を開始させる読出し開始指示手段
とを備えるように構成されたことを特徴とする。
発明の実施例
次に本発明の一実施例により詳細に説明する。
格納されている要素データを毎マシンサイクルご
とに、順次連続的に読出すことが可能なバツフア
において、全部でｎ個の要素データから成る要素
データ列が、ｋマシンサイクルに１要素データの
割合で転送され、順次前記バツフアに書込まれる
場合にはｍ個の要素データを書込むのにmkマシ
ンサイクルを要する。残りのｎ−ｍ個の要素デー
タを前記バツフアに書込むのには、さらに（ｎ−
ｍ）ｋマシンサイクルも要する。前記バツフアに
書込まれたｎ個の全要素データを読出すのには、
ｎマシンサイクルを要する。したがつて、ｍ個の
要素データを前記バツフアに書込んだところで読
出しを開始した場合には、ｎ＞（ｎ−ｍ）ｋであ
れば、要素データの前記バツフアへの書込みを追
い越すことなく、全要素データを順次連続的に読
出すことができる。前記条件式を書き直せば、ｍ
＞ｎ（１−１／ｋ）となり、前記バツフアに書込まれ た要素数ｍがｎ（１−１／ｋ）より大きくなつたとこ ろで、読出しを開始すればよいことになる。
格納されている要素データを毎マシンサイクルご
とに、順次連続的に読出すことが可能なバツフア
において、全部でｎ個の要素データから成る要素
データ列が、ｋマシンサイクルに１要素データの
割合で転送され、順次前記バツフアに書込まれる
場合にはｍ個の要素データを書込むのにmkマシ
ンサイクルを要する。残りのｎ−ｍ個の要素デー
タを前記バツフアに書込むのには、さらに（ｎ−
ｍ）ｋマシンサイクルも要する。前記バツフアに
書込まれたｎ個の全要素データを読出すのには、
ｎマシンサイクルを要する。したがつて、ｍ個の
要素データを前記バツフアに書込んだところで読
出しを開始した場合には、ｎ＞（ｎ−ｍ）ｋであ
れば、要素データの前記バツフアへの書込みを追
い越すことなく、全要素データを順次連続的に読
出すことができる。前記条件式を書き直せば、ｍ
＞ｎ（１−１／ｋ）となり、前記バツフアに書込まれ た要素数ｍがｎ（１−１／ｋ）より大きくなつたとこ ろで、読出しを開始すればよいことになる。
以上の説明に基づいて図を参照して、本発明の
一実施例を詳細に説明する。図を参照すると、本
発明の一実施例は、主記憶装置１、バツフア２、
書込み制御回路３、読出し制御回路４、全要素デ
ータ数保持レジスタ５、読出し開始指示回路６、
および演算回路７から構成されている。
一実施例を詳細に説明する。図を参照すると、本
発明の一実施例は、主記憶装置１、バツフア２、
書込み制御回路３、読出し制御回路４、全要素デ
ータ数保持レジスタ５、読出し開始指示回路６、
および演算回路７から構成されている。
次にこの実施例の動作を詳細に説明する。プロ
グラムやデータを格納する主記憶装置１に格納さ
れていた要素データ数40個を一組とする要素デー
タ列が出力線１１を介して順次、２マシンサイク
ルに１要素データの割合で出力され、最大で50要
素データ書込み可能なバツフア２に順次書込まれ
る。該バツフア２への書込みアドレスは、書込み
制御回路３から出力線３１を介して示される。該
書込み制御回路３は１要素データが前記バツフア
２に書込まれるごとに書込みアドレスを１加算し
て順次指示し、書込まれた要素数を保持する。全
要素データ数保持レジスタ５には入力線５１を介
して全要素データ数である40が入力され保持され
る。読出し開始指示回路６には入力線６１を介し
て前記全データ数保持レジスタ５に保持されてい
る全要素データ数である40が入力される。入力線
６２を介して前記の２マシンサイクルに１要素デ
ータの割合で前記主記憶装置１から前記バツフア
２に転送される転送量情報が入力される。前記、
読出し開始指示回路６は前記入力線６１および６
２を介して与えられる入力情報により、前記、条
件式に基づいて、前記バツフア２に20要素データ
が書込まれた時に、順次読出しを開始すれば、前
記の一組の要素データが、前記バツフア２より順
次連続的に読出し可能であるという、読出し開始
のタイミングを検出する。その後、前記書込み制
御回路３から、入力線３２により送られてくる、
前記バツフア２に書込まれた要素数を示す値が20
になつたとき、前記バツフア２への全要素データ
40個の書込み終了を待たないで出力線７１を介し
て読出し開始指示信号を送出する。該読出し開始
指示信号を受信した読出し制御回路４は、前記の
要素データ列の先頭要素データの読出しアドレス
を出力線４１を介して、前記バツフア２に出力す
る。１つの要素データが読出されるごとに、順次
アドレスを１加算して読出しアドレスを指示し前
記要素データ列の40個の要素データを順次連続的
に出力線２１を介して出力する。該出力データ
は、演算回路７でパイプライン演算される。
グラムやデータを格納する主記憶装置１に格納さ
れていた要素データ数40個を一組とする要素デー
タ列が出力線１１を介して順次、２マシンサイク
ルに１要素データの割合で出力され、最大で50要
素データ書込み可能なバツフア２に順次書込まれ
る。該バツフア２への書込みアドレスは、書込み
制御回路３から出力線３１を介して示される。該
書込み制御回路３は１要素データが前記バツフア
２に書込まれるごとに書込みアドレスを１加算し
て順次指示し、書込まれた要素数を保持する。全
要素データ数保持レジスタ５には入力線５１を介
して全要素データ数である40が入力され保持され
る。読出し開始指示回路６には入力線６１を介し
て前記全データ数保持レジスタ５に保持されてい
る全要素データ数である40が入力される。入力線
６２を介して前記の２マシンサイクルに１要素デ
ータの割合で前記主記憶装置１から前記バツフア
２に転送される転送量情報が入力される。前記、
読出し開始指示回路６は前記入力線６１および６
２を介して与えられる入力情報により、前記、条
件式に基づいて、前記バツフア２に20要素データ
が書込まれた時に、順次読出しを開始すれば、前
記の一組の要素データが、前記バツフア２より順
次連続的に読出し可能であるという、読出し開始
のタイミングを検出する。その後、前記書込み制
御回路３から、入力線３２により送られてくる、
前記バツフア２に書込まれた要素数を示す値が20
になつたとき、前記バツフア２への全要素データ
40個の書込み終了を待たないで出力線７１を介し
て読出し開始指示信号を送出する。該読出し開始
指示信号を受信した読出し制御回路４は、前記の
要素データ列の先頭要素データの読出しアドレス
を出力線４１を介して、前記バツフア２に出力す
る。１つの要素データが読出されるごとに、順次
アドレスを１加算して読出しアドレスを指示し前
記要素データ列の40個の要素データを順次連続的
に出力線２１を介して出力する。該出力データ
は、演算回路７でパイプライン演算される。
上記、実施例において、前記主記記憶装置１に
格納されていて、前記出力線１１を介して出力さ
れる要素データの転送量が４マシンサイクルに１
要素データの場合には、前記条件式により30要素
データが書込まれたタイミングで読出し開始指示
信号を送出すればよい。
格納されていて、前記出力線１１を介して出力さ
れる要素データの転送量が４マシンサイクルに１
要素データの場合には、前記条件式により30要素
データが書込まれたタイミングで読出し開始指示
信号を送出すればよい。
以上は前記バツフア２にある周期でデータが転
送されてくる場合の実施例であるが、前記バツフ
ア２への要素データ転送量が不定期でｌマシンサ
イクル後に最終データが前記バツフア２へ書込ま
れることがわかつている場合には、前記入力線６
１を介して入力される全要素数ｎと、前記入力線
６２を介して入力される前記のｌマシンサイクル
後に最終要素データが前記バツフア２に書込まれ
るという時間情報に基づいて、前記読出し開始指
示回路６は毎マシンサイクルごとに順次ｎ＞ｌ、
ｎ＞ｌ−１、ｎ＞ｌ−２、……を満足するかどう
かを検出し、満足したところで読出し開始指示信
号を送出する。
送されてくる場合の実施例であるが、前記バツフ
ア２への要素データ転送量が不定期でｌマシンサ
イクル後に最終データが前記バツフア２へ書込ま
れることがわかつている場合には、前記入力線６
１を介して入力される全要素数ｎと、前記入力線
６２を介して入力される前記のｌマシンサイクル
後に最終要素データが前記バツフア２に書込まれ
るという時間情報に基づいて、前記読出し開始指
示回路６は毎マシンサイクルごとに順次ｎ＞ｌ、
ｎ＞ｌ−１、ｎ＞ｌ−２、……を満足するかどう
かを検出し、満足したところで読出し開始指示信
号を送出する。
さらに、前記要素データの転送量が全く不定期
でｌが不明の場合には、従来と同様に前記バツフ
ア２に全要素データの書込みの終了後、読出し開
始指示信号を送出すればよい。
でｌが不明の場合には、従来と同様に前記バツフ
ア２に全要素データの書込みの終了後、読出し開
始指示信号を送出すればよい。
発明の効果
本発明には、全要素データ数と、該要素データ
のバツフアへの入力時間情報より、該要素データ
が、バツフアより、順次連続的に要素データ数分
だけ、出力されるタイミングを検出し、バツフア
の全要素データの書込み終了を待たないでも、読
出しの開始を指示できるようにして命令の実行の
高速化をはかることができるという効果がある。
のバツフアへの入力時間情報より、該要素データ
が、バツフアより、順次連続的に要素データ数分
だけ、出力されるタイミングを検出し、バツフア
の全要素データの書込み終了を待たないでも、読
出しの開始を指示できるようにして命令の実行の
高速化をはかることができるという効果がある。
図は、本発明の一実施例を示す図である。
図において、１……主記憶装置、２……バツフ
ア、３……書込み制御回路、４……読出し制御回
路、５……全要素データ数保持レジスタ、６……
読出し開始指示回路、７……演算回路。
ア、３……書込み制御回路、４……読出し制御回
路、５……全要素データ数保持レジスタ、６……
読出し開始指示回路、７……演算回路。
Claims (1)
- 【特許請求の範囲】 １ 不定期およびある周期のどちらか一方で送ら
れてくる入力情報を順次記憶する記憶手段と、 この記憶手段に接続され、該入力情報の該記憶
手段への書込みを制御し、蓄えられた情報数を保
持する書込み制御手段と、 前記記憶手段に蓄えられた情報を連続的に順次
読出す読出し制御手段と、 一回に転送される情報の組の全情報数を保持す
る全情報数保持手段と、 該全情報数保持手段および前記書込み制御手段
に接続され、前記記憶手段に記憶された情報数と
前記全情報数保持手段の値と情報が入力される時
間情報とから前記読出し制御手段による連続転送
を開始させる読出し開始指示手段とを備え、 不定期およびある周期のどちらか一方で送られ
てくる入力情報を一回に転送される組の情報数分
だけ順次連続的に出力させることを特徴とする情
報転送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58078995A JPS59205645A (ja) | 1983-05-06 | 1983-05-06 | 情報転送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58078995A JPS59205645A (ja) | 1983-05-06 | 1983-05-06 | 情報転送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59205645A JPS59205645A (ja) | 1984-11-21 |
| JPS6359169B2 true JPS6359169B2 (ja) | 1988-11-18 |
Family
ID=13677475
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58078995A Granted JPS59205645A (ja) | 1983-05-06 | 1983-05-06 | 情報転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59205645A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07170293A (ja) * | 1993-12-16 | 1995-07-04 | Nec Corp | 通信制御装置におけるバッファ管理システム |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49112543A (ja) * | 1973-02-23 | 1974-10-26 | ||
| JPS5294040A (en) * | 1976-02-03 | 1977-08-08 | Nec Corp | Data processing unit |
-
1983
- 1983-05-06 JP JP58078995A patent/JPS59205645A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49112543A (ja) * | 1973-02-23 | 1974-10-26 | ||
| JPS5294040A (en) * | 1976-02-03 | 1977-08-08 | Nec Corp | Data processing unit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59205645A (ja) | 1984-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4835684A (en) | Microcomputer capable of transferring data from one location to another within a memory without an intermediary data bus | |
| JPS6359169B2 (ja) | ||
| JPH0283736A (ja) | バッファ記憶制御装置のｏｓｃ検出方式 | |
| JPS6122830B2 (ja) | ||
| JPS54145444A (en) | Control system of buffer memory | |
| JPH05210981A (ja) | 半導体記憶装置 | |
| JPS6074038A (ja) | 情報処理装置 | |
| JPS5533282A (en) | Buffer control system | |
| JP2581144B2 (ja) | バス制御装置 | |
| JPH04140838A (ja) | 情報処理装置 | |
| JPS61153730A (ja) | デ−タバツフア装置 | |
| JPS62287495A (ja) | 半導体記憶装置 | |
| JPS6343782B2 (ja) | ||
| JPS63220496A (ja) | 半導体記憶装置 | |
| JPS6361351A (ja) | デ−タ転送方法 | |
| JPH02275526A (ja) | 高速データ転送回路 | |
| JPS6145359A (ja) | 情報処理装置 | |
| JPS6047626B2 (ja) | デ−タ・バッファ制御方式 | |
| JPH0756753B2 (ja) | メモリ装置 | |
| JPS63103342A (ja) | 主記憶制御装置 | |
| JPH0412491B2 (ja) | ||
| JPS60196858A (ja) | ラベル付デ−タの入力処理装置 | |
| JPS63206993A (ja) | ダイナミツクｒａｍ | |
| JPS6343783B2 (ja) | ||
| JPS61127025A (ja) | 光デイスク制御装置 |