JPH0439732A - 可変長データ処理装置 - Google Patents

可変長データ処理装置

Info

Publication number
JPH0439732A
JPH0439732A JP2147044A JP14704490A JPH0439732A JP H0439732 A JPH0439732 A JP H0439732A JP 2147044 A JP2147044 A JP 2147044A JP 14704490 A JP14704490 A JP 14704490A JP H0439732 A JPH0439732 A JP H0439732A
Authority
JP
Japan
Prior art keywords
instruction
data processing
data
variable length
delimiter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2147044A
Other languages
English (en)
Inventor
Susumu Onodera
進 小野寺
Norihiro Hidaka
日高 教裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2147044A priority Critical patent/JPH0439732A/ja
Publication of JPH0439732A publication Critical patent/JPH0439732A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Executing Machine-Instructions (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、区切りコードで区分されてなる可変長デー
タを演算処理する可変長データ処理装置に関する。
[発明の概要] この発明は、上記可変長データ処理装置において、区切
りコードを用いて処理対象のデータ範囲等が指定されて
なる命令を活用することによって、プログラムの簡略化
を図り、高速処理を実現したものである。
[従来の技術] 従来用いられているマイコン等の処理装置は、1つの命
令で1バイトのデータを単位として処理している。
ところで、多数のレコードを記憶してなるファイルは、
ルコードを単位として入出力が行われ、ファイル単位や
レコード単位、ワード単位で処理が行われる。そして、
ルコードは複数のワードからなり、各ワードは予め定め
られた複数バイトからなる固定長である。各ワードは固
定長にすると実際のワードデータの桁数に拘らず、ワー
ドデータとして予想される最大桁数分の記憶領域を確保
しておかなければならず、ファイルの記憶媒体に多くの
無駄な領域が生じる。そこで、ファイルの各ワードを可
変長にすれば、実在する有効なデータのみを記憶するこ
とによって無駄な領域が無くなり、これによりメモリの
節約、および読出し回数の減少に応じた高速化が図れる
が、いずれにしろ、従来の処理装置では、1つの命令で
1バイトのデータを単位として処理しているので、ファ
イルに対して、ファイル単位やレコード単位、ワード単
位で処理を行う場合には、複数の命令の組み合わせから
なるサブルーチンプログラムを作成して処理しなければ
ならなかった。
[発明が解決しようとする課題] このように、従来の処理装置では、]つの命令で1バイ
トのデータを単位として処理しているので、ファイル単
位やレコード単位、ワード単位で処理を行う場合には、
複数の命令の組み合わせからなるサブルーチンプログラ
ムを作成して処理しなければならず、プログラム作成の
為の作業時間が長くなると共に、サブルーチンプログラ
ムの命令を解読しながらデータの処理を行うため、処理
速度が著しく低下してしまうという問題点があった。
これは、多数の命令を活用せざるを得す、処理ステップ
数が多くなることに起因する。
してみれば、少数の命令で記述されてなる簡単な処理プ
ログラムにより可変長データを処理できれば、メモリの
節約、および高速処理を図れることは明らかである。
この発明の課題は、可変長データに対する処理プログラ
ムのステップ数を減少できるようにすることである。
[課題を解決するための手段] 第1の発明の手段は次の通りである。
データ記憶手段(第1図の機能ブロック図を参照、以下
同じ)aは、区切りコードで区分された可変長データを
記憶する。
プログラム記憶手段すは、少なくとも命令コードと、処
理対象の可変長データの読出開始アドレスと、区切りコ
ードを用いて指定された読出終了条件とを含むデータ処
理命令、及び、区切りコードを用いてスキップ条件が指
定されたスキップ命令で記述されてなるプログラムを記
憶する。
データ処理手段Cは、プログラム記憶手段すから出力さ
れる上記データ処理命令に応答し、当該データ処理命令
にて指定された読出開始アドレスから読出終了条件を満
足するまでの範囲のデータ記憶手段a内の可変長データ
を読出して、指定に係る命令コードに対応するデータ処
理を行う。
プログラム制御手段dは、データ処理手段Cによるデー
タ処理が終了した際、最後に読出された区切りコードが
上記スキップ命令にて指定されたスキップ条件を満足す
る場合に当該スキップ命令を実行させる。
第2の発明の手段は次の通りである。
データ記憶手段(第2図の機能ブロック図を参照、以下
同じ)aaは、区切りコードで区分された可変長データ
を記憶する。
プログラム記憶手段bbは、少なくとも命令コードと、
処理対象の可変長データの読出開始アドレスと、区切り
コードを用いて表記された読出終了条件とを含むデータ
処理命令、及び、停止要因と対応してジャンプ先が指定
されたジャンプ命令で記述されてなるプログラムを記憶
する。
データ処理手段ccは、プログラム記憶手段bbから出
力される上記データ処理命令に応答し、当該データ処理
命令にて指定されな読出開始アドレスから読出終了条件
を満足するまでの範囲のデータ記憶手段aa内の可変長
データを読出して、指定に係る命令コードに対応するデ
ータ処理を行つ。
停止要因記憶手段ddは、データ処理手段ccによるデ
ータ処理の停止要因を記憶する。
プログラム制御手段eeは、上記データ処理命令の処理
が停止した際、上記ジャンプ命令に基づいて、停止要因
記憶手段ddに記憶された停止要因と一致するジャンプ
先にジャンプさせる。
[作 用] 第1の発明の手段の作用は次の通りである。
今、命令コードの他に、読出開始アドレス゛200”、
読出終了条件゛°レコードスタートコード=6”が指定
されたデータ処理命令が、プログラム記憶手段すから出
力されたものとする。
すると、データ処理手段Cは、上記データ処理命令に応
答し、当該データ処理命令にて指定された続出開始アド
レス°°200”番地からデータ記憶手段a内の可変長
データに対する読出しを開始し、レコードスタートコー
ドが6個検出された時点で読出しを終了すると共に、指
定に係る命令コードに対応する加算、転送等のデータ処
理を行う。
そして、上記の処理が終了し、スキップ条件としてレコ
ードスタートコードが指定されたスキップ命令が出力さ
れたものとする。
すると、プログラム制御手段dは、最後に読出された区
切りコード°゛レコードスタートコード°゛は、スキッ
プ命令で指定されたものと一致するので、プログラム記
憶手段す内の当該スキップ命令の次の命令をスキップし
、その次の命令を出力する。
従って、可変長データに対する処理プログラムのステッ
プ数を減少できる。
第2の発明の手段の作用は次の通りである。
今、命令コードの他に、読出開始アドレス“200°°
、読出終了条件“トラックエンドコード°゛が指定され
たデータ処理命令が、プログラム記憶手段bbから出力
されたものとする。
すると、データ処理手段ccは、上記データ処理命令に
応答し、当該データ処理命令にて指定された読出開始ア
ドレス゛200°°番地がらデータ記憶手段aa内の可
変長データに対する読出しを開始し、読出したデータに
対して順次指定に係る命令コードに対応する加算、転送
等のデータ処理を行う、これら読出し・データ処理は、
割込み等の特別の停止要因が発生しない限り、読出終了
条件として指定されたトラックエンドコードが検出され
るまで実行される。
しかし、上記トラックエンドコードが検出される前に割
込み信号が入力されたものとする。
すると、この割込み信号に応答して、データ処理手段c
cによる上記処理は停止され、停止要因記憶手段ddに
は割込み信号が記憶される。
そこで、プログラム制御手段eeは、プログラム記憶手
段bb内のジャンプ命令に基づいて、停止要因記憶手段
ddに記憶された割込み信号と一致するジャンプ先にジ
ャンプさせる。
従って、可変長データに対する処理プログラムのステッ
プ数を減少できる。
[実施例コ 以下、一実施例を第3図ないし第6図を参照しながら説
明する。
第3図は、可変長データ処理装置のブロック構成図であ
り、制御部1、ファーム命令メモリ2、命令アドレス制
御部3、命令レジスタ4、データメモリ5、データアド
レス制御部6、転送命令レジスタ7、スキップ命令レジ
スタ8、ジャンプ命令レジスタ9、リードバッファ10
、デリミタ種レジスタ11、デリミタ検出器12、Nダ
ウンスウンタ13.0検出器14、停止要因レジスタ1
5、第1比較器16、第2比較器17、及びセレクタ1
8を有している。
制御部1は、プログラム制御を行うと共に、そのプログ
ラム制御に基づいてファーム命令メモリ2から命令レジ
スタ4に順次読出される命令を実行する。
すなわち、制御部1は、命令アドレス制御部3内のプロ
グラムカウンタPCにセ・ノドすべきアドレスを制御す
る。このアドレス制御は、通常は1アドレスずつ更新す
るが、命令レジスタ4にセ・ノド中の命令がスキップ命
令、ジャンプ命令等の場合ハ、第1比較器16、セレク
タ18からの信号等に基づいて、非連続的にアドレスを
更新する。
命令アドレス制御部3は、プログラムカウンタPCで指
定されたファーム命令メモリ2内の命令を読出して、命
令レジスタ4にセ・ン卜する。この命令レジスタ4にセ
ットされた命令は、さらに、その命令の種類に応じて、
対応する転送命令レジスタ7、スキップ命令レジスタ8
、ジャンプ命令レジスタ9にもセットされる。
データメモリ5には、第4図に示したような可変長デー
タが格納される。
図中、 、  、” <” 、”z”は、夫々、ワード
エンド、レコードエンド、トラックエンドに対応するデ
リミタ(区切コード)を示し、”d”′はデリミタ以外
のデータを示しており、これらは1バイトで構成されて
いる。なお、これらデリミタ間には°’tz+” > 
” < ” >“°°なる優先順位が定められている。
ファーム命令メモリ2には、第5図に示したような転送
(MOVE> 、リテラルスキップ、条件付ジャンプ(
JUMP)等の複数命令のシーケンスからなるファーム
命令が記憶されている。これら各命令の詳細は、第6図
に示したような構造となっている。
すなわち、転送(MOVE)命令は、データメモリ3内
でデータを移動する命令であり、転送命令コード、 ノ
ー6°゛で示した転送単位、リード開始アドレス、及び
ライト開始アドレスにより構成されている。転送単位°
“J=6”は、リード開始アドレス以降、6個目の″2
”までの範囲のデータを転送すべき旨を示している。な
お、リード開始アドレス、及びライト開始アドレスは、
データメモリ5のアドレスを示している。
リテラルスキップ命令は、リテラル命令コード、スキッ
プ条件、リテラルにより構成され、リテラルがスキップ
条件を満足するときは次の命令をスキップしてその次の
命令にジャンプし、スキップ条件を満足しないときは次
の命令に移行する命令である0図中のスキップ条件” 
A > B”は、この命令で指定されたリテラル(デリ
ミタ゛’(”=Alの優先順位が、前のデータ処理終了
時の最終デリミタ(−B)の優先順位よりも高いという
条件を示している。
ジャンプ命令(JUMP)は、ジャンプ命令コード、ジ
ャンプ条件、ジャンプ先アドレスにより構成され、条件
を満足する場合に限り、指定に係るジャンプ先アドレス
の命令にジャンプする命令である0図中のジャンプ条件
” S 3 = 1 ”は、後の説明から明らかなよう
に、データ転送の完了により、データ転送が停止した場
合にこのジャンプ命令を実行することを意味している。
なお、第6図に示したジャンプ命令では、ジャンプ条件
とそれに対応するジャンプ先は1つであるが、1つのジ
ャンプ命令で、複数のジャンプ条件とそれら各ジャンプ
条件に対応するジャンプ先を一括指定することも可能で
ある。
データアドレス制御部6は、リートアドレス・レジスタ
RAとライトアドレス・レジスタWAを有している。リ
ードアドレス・レジスタRA、ライトアドレス・レジス
タWAには、夫々転送命令レジスタ7にセットされた転
送命令中で指定されたリード開始アドレス、ライト開始
アドレスが初期設定される。そして、データアドレス制
御部6は、リードアドレス・レジスタRA、ライトアド
レス、レジスタWAの内容を、夫々1すつインクリメン
トしながらデータメモリ5に供給することにより、デー
タメモリ5に対するアクセス制御を行う。
リードバッファ10には、データメモリ5から順次読出
されたデータ(デリミタを含む)か、1つずつセットさ
れる。
デリミタ種レジスタ11には、転送命令レジスタ7にセ
ットされた転送命令において転送単位として指定された
デリミタかセットされる3デリミタ検出器12は、リー
ドバッファ10に順次格納されるデータの中からデリミ
タを検出してデリミタ種レジスタ11にセットされたデ
リミタと比較し、そのデリミタと同等以上の優先順位の
デリミタを検出した場合に、その比較結果を示す信号(
図中のA=B、A<B :なおAは命令指定のデリミタ
、Bはリードバッファ10内のデリミタに対応)を出力
する。
Nダウンカウンタ13には、転送命令レジスタ7にセッ
トされた転送命令において転送単位として指定されたデ
リミタの個数が初期設定され、デリミタ検出器12から
の一致信号(図中のA二B)に基づいてカウントダウン
される。
0検出器14は、Nダウンカウンタ13のカウント値が
0になるのを検出する。この0検出器14によるO検出
信号は制御部1に出力され、これに応答して制御部1は
転送処理を終了する。
停止要因レジスタ15は、図示した81〜S5の5ビツ
トで構成され、デリミタ検出器12からの上記信号、0
検出器14からの0検出信号や、インタラブド信号、パ
リティエラー検出信号の有無を、夫々、対応するビット
をセット/リセットすることにより、データ処理の停止
要因情報として記憶する。
第1比較器16は、データ処理か停止した際、その停止
要因に応じたジャンプ先を判断するために、停止要因レ
ジスタ15内の停止要因情報と、ジャンプ命令レジスタ
9にセットされたジャンプ命令で指定されているジャン
プ条件とを比較する。
第2比較器17とセレクタ18は、リテラル命令レジス
タ8にセットされたリテラル命令を実行すべきか否かを
判断するなめに活用される。
次に、転送命令に基づく動作を説明する。
まず、第6図の100番地に示した転送命令に基づく動
作を説明する。
この転送命令が転送命令レジスタ7にセ、ノドされたと
きは、この転送命令で指定されているリートアドレス゛
200°°、ライトアトしス“1800°°は、夫々、
データアドレス制御部6内のり−ドアトレス・レジスタ
RA、ライトアドレス レジスタWAに初期設定される
。また、上記転送命令で転送単位として指定されたテリ
ミタ“夕°′は、デリミタ種レジスタ11に設定され、
テリミタの個数はNダウンカウンタ13に初期設定され
る9そこで、データアドレス制御部6は、リードアドレ
ス・レジスタRAに初期設定されたリードアドレス゛’
 200 ”を1ずつインクリメントしながら、データ
メモリ5内の当該リートアドレスのギータをリートバッ
ファ10に順次読出して、ライトアドレス・レジスタW
Aに初期設定されなり−ドアトレス“’ 1800 ”
を1ずつインクリメントしながら、データメモリ5内の
当該ライトアドレスに順次書込む。
この際、デリミタ検出器12は、リードバッファ10に
順次読出されるテ゛−夕の中からデリミタを検出する。
そして、デリミタを検出したときは、その検出に係るデ
リミタとデリミタ種レジスタ11にセットされた命令指
定に係るデリミタとを比較する。この結果、同一のデリ
ミタである場合には、その旨の信号(A=B)をNダウ
ンカウンタ13に出力する。すると、Nダウンカウンタ
13は、上記信号が入力される毎に1ずつカウントダウ
ンする。また、0検出器14は、Nダウンカウンタ13
のカウント値を監視しており、このNダウンカウンタ1
3のカウント値が°゛0°“になったときは、0検出信
号を制御部1と停止要因レジスタ15に出力する。0検
出信号が入力されたときは、指定に係るデリミタ゛り°
゛が指定に係る個数“6゛′になるまでの範囲のデータ
の転送が完了したことを意味するので、制御部1は、デ
ータ転送処理を停止するようデータアドレス制御部6等
に指示する。
また、0検出信号の出力に応答して、停止要因レジスタ
15の対応するビットS3が°″1′°にセットされる
次に、第6図の103番地に示した転送命令に基づく動
作を説明する。
この転送命令の場合は、デリミタの種類だけが指定され
、個数は指定されていないので、Nダウンカウンタ13
と0検出器14は停止状態となる。
また、この場合、デリミタ検出器12は、検出に係るデ
リミタとデリミタ種レジスタ11にセットされた命令指
定に係るデリミタとを比較し、同一のデリミタである場
合には、その旨の信号(A=B)を制御部1と停止要因
レジスタ15に出力する。
そして、上記信号に応答して、制御部1は、データ転送
処理を停止するようデータアドレス制御部6等に指示す
る。また、信号(A=B)の出力に応答して、停止要因
レジスタ15の対応するビットS1が1′にセットされ
る。
この様な動作により、第4図に■で示したデータ列に対
してこのタイプの転送命令を実行する場合、転送単位と
して指定されたデリミタが夫々ワードエンド“2 、レ
コードスタート”(”  r−ラックエンド°゛Z′°
であれば、夫々、■、■、■の範囲のデータが転送され
る。
なお、上記いずれのタイプの転送命令においても、デリ
ミタ検出器12は、命令指定に係るデリミタよりも優先
順位が高いデリミタを検出した場合には、その旨の信号
(A<B)を制御部1と停止要因レジスタ15に出力す
る。そして、この信号に基づいてデータ転送が停止され
る。
このように、サブルーチンを用いることなく1つの転送
命令だけで所望のエリアのデータの全てを転送すること
ができる。
次に、リテラルスキップ命令に基づく動作を説明する。
今、転送命令等の1つのデータ処理命令が終了し、第6
図の101番地に示したようなリテラルスキップ命令が
リテラルスキップ命令レジスタ8にセットされたとする
すると、第2比較器17は、リテラルスキップ命令レジ
スタ8にセットされた命令で指定されたリテラル°’(
”(Aに対応)と、リードバッファ10内の上記データ
処理終了時の最終デリミタ(Bに対応)との間の優先順
位を比較し、その比較結果をセレクタ18に出力する。
そこで、セレクタ18は、第2比較器17からの比較結
果がリテラルスキップ命令レジスタ8にセットされた命
令で指定されたスキップ条件(A>B)を満足する場合
には、リテラルスキップ許可信号を制御部1に出力し、
条件を満足しない場合には、リテラルスキップ禁止信号
を制御部1に出力する。
次に、ジャンプ命令に基づく動作を説明する。
今、図示省略した外部機器からのインタラブド信号、或
いは0検出器14からの0検出信号等の停止要因発生信
号が制御部1に入力され、制御部lによりデータ処理が
停止されたものとする。
この場合、停止要因発生信号に対応する停止要因レジス
タ15のビットはセットされ、ジャンプ命令レジスタ9
には、第6図の102番地に示したようなジャンプ命令
がセットされる。
そこで、第1比較器16は、停止要因レジスタ15の内
容と、ジャンプ命令レジスタ9にセットされた命令で指
定された停止要因とを比較し、その比較結果を制御部1
に出力する。
すると、制御部1は、比較結果と対応するジャンプ先に
ジャンプすべく、プログラムカウンタPCを更新する。
このように、命令中で指定すべき命令実行条件等をデリ
ミタを活用して指定することにより、従来、複数の命令
の組み合わせからなるサブルーチンで処理していた処理
を1つの命令のみで処理している。
例のブロック構成図、第4図は処理対象のデータ例等を
示す図、第5図はファーム命令の配列を例示した図、6
図はファーム命令の構成例を示す図である。
1・・・制御部、訃・ファーム命令メモリ、31.命令
アドレス制御部、5・・・データメモリ、6・・・デー
タアドレス制御部、12・・・デリミタ検出器、13・
・・Nダウンカウンタ、14−・・0検出器、15 、
、、停止要因レジスタ、16・・・第1比較器、17・
・・第2比較器、18・・・セレクタ。
[発明の効果コ この発明によれば、可変長データに対する処理プログラ
ムのステップ数を減少でき、メモリの節約、および高速
処理が可能となる9

Claims (2)

    【特許請求の範囲】
  1. (1)区切りコードで区分された可変長データを記憶す
    るデータ記憶手段と、 少なくとも命令コードと、処理対象の可変長データの読
    出開始アドレスと、区切りコードを用いて指定された読
    出終了条件とを含むデータ処理命令、及び、区切りコー
    ドを用いてスキップ条件が指定されたスキップ命令で記
    述されてなるプログラムを記憶するプログラム記憶手段
    と、 このプログラム記憶手段から出力される上記データ処理
    命令に応答し、当該データ処理命令にて指定された読出
    開始アドレスから読出終了条件を満足するまでの範囲の
    上記データ記憶手段内の可変長データを読出して、指定
    に係る命令コードに対応するデータ処理を行うデータ処
    理手段と、このデータ処理手段によるデータ処理が終了
    した際、最後に読出された区切りコードが上記スキップ
    命令にて指定されたスキップ条件を満足する場合に当該
    スキップ命令を実行させるプログラム制御手段と、 を備えたことを特徴とする可変長データ処理装置。
  2. (2)区切りコードで区分された可変長データを記憶す
    るデータ記憶手段と、 少なくとも命令コードと、処理対象の可変長データの読
    出開始アドレスと、区切りコードを用いて表記された読
    出終了条件とを含むデータ処理命令、及び、停止要因と
    対応してジャンプ先が指定されたジャンプ命令で記述さ
    れてなるプログラムを記憶するプログラム記憶手段と、 このプログラム記憶手段から出力される上記データ処理
    命令に応答し、当該データ処理命令にて指定された読出
    開始アドレスから読出終了条件を満足するまでの範囲の
    上記データ記憶手段内の可変長データを読出して、指定
    に係る命令コードに対応するデータ処理を行うデータ処
    理手段と、このデータ処理手段によるデータ処理の停止
    要因を記憶する停止要因記憶手段と、 上記データ処理命令の処理が停止した際、上記ジャンプ
    命令に基づいて、上記停止要因記憶手段に記憶された停
    止要因と一致するジャンプ先にジャンプさせるプログラ
    ム制御手段と、 を備えたことを特徴とする可変長データ処理装置。
JP2147044A 1990-06-05 1990-06-05 可変長データ処理装置 Pending JPH0439732A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2147044A JPH0439732A (ja) 1990-06-05 1990-06-05 可変長データ処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2147044A JPH0439732A (ja) 1990-06-05 1990-06-05 可変長データ処理装置

Publications (1)

Publication Number Publication Date
JPH0439732A true JPH0439732A (ja) 1992-02-10

Family

ID=15421244

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2147044A Pending JPH0439732A (ja) 1990-06-05 1990-06-05 可変長データ処理装置

Country Status (1)

Country Link
JP (1) JPH0439732A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100487411B1 (ko) * 2002-06-29 2005-05-03 매그나칩 반도체 유한회사 가변 길이 디코더

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100487411B1 (ko) * 2002-06-29 2005-05-03 매그나칩 반도체 유한회사 가변 길이 디코더

Similar Documents

Publication Publication Date Title
EP0189638B1 (en) Bus width adapter
US4514808A (en) Data transfer system for a data processing system provided with direct memory access units
EP0598541A1 (en) Programmable external storage control apparatus
US7165126B2 (en) Direct memory access device
US4575796A (en) Information processing unit
JPH0439732A (ja) 可変長データ処理装置
JPH05197619A (ja) マルチcpu用メモリ制御回路
US5022059A (en) Counter circuit presettable with a plurality of count values
US4628450A (en) Data processing system having a local memory which does not use a directory device with distributed resident programs and a method therefor
JPS6129024B2 (ja)
US5214764A (en) Data processing apparatus for operating on variable-length data delimited by delimiter codes
JPS6055911B2 (ja) 主記憶装置
JP3796281B2 (ja) I/o処理方法
JPH06274462A (ja) 共有メモリの非同期書込み方式
JPH02136951A (ja) Dma転送方式
JPS60142450A (ja) 記憶システム
JPS61175731A (ja) マイクロプログラム制御方式
JPH05334074A (ja) マイクロプロセッサ
JPS6254885A (ja) 磁気デイスク制御装置
JPH0527913A (ja) バツフアレシオの最適化方法
JPS6019810B2 (ja) バッファメモリ制御方式
JPS61156432A (ja) 半導体多機能記憶装置
JPS61131141A (ja) キヤツシユメモリ装置
JPH0154729B2 (ja)
JPH0216657A (ja) パーシャルライト制御方式