JPS61276031A - デ−タ処理装置 - Google Patents

デ−タ処理装置

Info

Publication number
JPS61276031A
JPS61276031A JP60119034A JP11903485A JPS61276031A JP S61276031 A JPS61276031 A JP S61276031A JP 60119034 A JP60119034 A JP 60119034A JP 11903485 A JP11903485 A JP 11903485A JP S61276031 A JPS61276031 A JP S61276031A
Authority
JP
Japan
Prior art keywords
tag
signal
word
data
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60119034A
Other languages
English (en)
Other versions
JPH0632056B2 (ja
Inventor
Hironori Terada
浩詔 寺田
Katsuhiko Asada
勝彦 浅田
Hiroaki Nishikawa
博昭 西川
Hajime Asano
浅野 一
Masahisa Shimizu
清水 雅久
Hiroki Miura
三浦 宏喜
Kenji Shima
憲司 嶋
Nobufumi Komori
伸史 小守
Soichi Miyata
宗一 宮田
Satoshi Matsumoto
敏 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Sharp Corp
Sanyo Electric Co Ltd
Panasonic Holdings Corp
Original Assignee
Mitsubishi Electric Corp
Sharp Corp
Sanyo Electric Co Ltd
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp, Sharp Corp, Sanyo Electric Co Ltd, Matsushita Electric Industrial Co Ltd filed Critical Mitsubishi Electric Corp
Priority to JP60119034A priority Critical patent/JPH0632056B2/ja
Priority to US06/868,701 priority patent/US4841436A/en
Publication of JPS61276031A publication Critical patent/JPS61276031A/ja
Publication of JPH0632056B2 publication Critical patent/JPH0632056B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44Arrangements for executing specific programs
    • G06F9/448Execution paradigms, e.g. implementations of programming paradigms
    • G06F9/4494Execution paradigms, e.g. implementations of programming paradigms data driven

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Advance Control (AREA)
  • Multi Processors (AREA)
  • Devices For Executing Special Programs (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 この発明は、タグ付トークン制御方式を用いたデータフ
ロー計算機に用いられるデータ処理装置に関するもので
ある。
従来の技術 第6図は、C= (A十B)* (A−8)のプログラ
ムをコンパイラによって変換した結果のデータフローグ
ラフであり、各ノードがデータフロー計算機の命令に対
応し、ノード間を接続するアーク上をデータ(これをト
ークンと呼ぶ)が移動する。
ここで、第6図のプログラムが同時に異なる2個のプロ
グラム(P、 Q)から呼び出されて並列実行されてい
る状況を考えると、第6図のデータフローグラフの同一
アーク上に2個のプログラムP、Qに対応した2種類の
トークンが存在する。
このような環境下で混乱なく各演算を実行する方法とし
て、各々のトークンにP、Qのいずれから呼び出された
かを示す環境識別情報(タグ)を付加し、同じタグを持
つトークン同志をオペランドとして演算を行う「タグ付
トークン制御方式」が提案されている。
タグ付トークン制御方式をデータフロー計算機で効率良
く実現するには、タグの付与処理と使用済みタグの回収
処理と使用可能なタグの保持を行うデータ処理装置を備
えることが有効である。
以下に従来のデータ処理装置について説明する。
第7図は従来のデータ処理装置の一例を示すブロック図
であり、タグ管理テーブル方式゛による構成例を示して
いる(例えば、特開昭59−27352号公報)。
第7図の構成において、使用可能なタグの保持はタグテ
ーブルメモリ5で行う。タグテーブルメモリ5は、タグ
フィールドと空/塞表示フィールドとから構成され、ア
ドレスレジスタ4の内容をアドレスとして読み出しまた
は書き込みがなされる。
次に、タグ付与処理について説明する。タグ付与処理命
令が発行されると受信データレジスタ1で受信し、シー
ケンス制御部2は、受信データレジスタ1の内容をデコ
ードしてタグ付与要求であることを知ると、受信データ
レジスタlの内容中のタグフィールドの値をキーとして
、演算・テスト回路3及びテンポラリデータレジスタ群
8を用いてハツシングを行う。即ち、何らかのハツシュ
関数演算を行う。そしてその演算結果をアドレスレジス
タ4に書き込む、そして、タグメモリテーブル5を読み
出し、演算・テスト回路3にて空/塞表示フィールドを
テストすることにより、該当アドレスのタグは現在使用
中(塞)か使用可能(空)かを知る。塞の場合、例えば
開番地法や連鎖法などにより、別のアドレスを探索して
空のタグを見つける。この際に、再び演算・テスト回路
3、テンポラリデータレジスタ群8.アドレスレジスタ
4.タグテーブルメモリ5を使用することになる。空の
タグを見つかれば、そのタグの格納されているアドレス
を新たに付与するタグとして割り当てるためにアドレス
レジスタ4の内容を送信データレジスタ6のタグフィー
ルドに書き込み、タグフィールド以外の内容は受信デー
タレジスタ1の内容をそのまま送信データレジスタ6に
書き込む。その後、後処理として以下の操作を行う。
即ち、シーケンス制御部2は、演算・テスト回路3で、
受信データレジスタ1のタグフィールドと、空/塞表示
フィールドに対応するピントを塞状態にしたものを合成
編集し、タグテーブルメモリ5に書き込み、タグ付与処
理命令の実行を終える。
次に使用済みのタグの回収処理を説明する。タグ回収処
理命令が発行されると受信データレジスタ1で受信し、
シーケンス制御部2は受信データレジスタlの内容をデ
コードして、タグ回収処理要求であることを知ると、受
信データレジスタlのタグフィールドの内容をそのまま
アドレスレジスタ4に書き込む。そして、このアドレス
を用いてタグテーブルメモリ5を読み出し、そのタグフ
ィールドの値を送信データレジスタ6のタグフィールド
に書き込み、タグフィールド以外の内容は受信データレ
ジスタ1の内容をそのまま書き込む。
その後、後処理として以下の操作を行う。即ち、シーケ
ンス制御部2は、オールゼロデータを演算・テスト回路
3より出力させ、これをアドレスレジスタ4で示される
タグテーブルメモリ位置に書き込み、タグ回収処理命令
の実行を終える。
発明が解決しようとする問題点 このような従来のデータ処理装置の構成では、演算・テ
スト回路3やシーケンス制御部2を必要とする等構成が
複雑なうえ、タグテーブルメモリ5のアドレス操作が繁
雑なうえに、基本的に内部処理がシーケンス制御部2を
用いた逐次式であるために、タグの付与処理およびタグ
の回収処理に多くの処理時間を必要とし、このようなデ
ータ処理装置を用いたデータフロー計算機では高速の計
算処理を行うことが困難であった。
この発明は上記従来の問題点を解消するものであり、簡
易な構成でかつ高速にタグの付与および回収処理を行う
ことが可能なデータ処理装置を提供することを目的とし
ている。
問題点を解決するための手段 この発明のデータ処理装置は、タグ付トークンを移送す
るバイブラインレジスタ群と、前記タグ付トークン中の
タグを保持するキューメモリと、前記パイプラインレジ
スタ群を進行するタグ回収処理命令を有したタグ付トー
クンに対しパイプライン処理方式で前記タグ回収処理命
令を有したタグ付トークン中のタグを前記キューメモリ
に格納し、前記パイプラインレジスタ群を進行するタグ
付与処理命令を有したタグ付トークンに対しパイプライ
ン処理方式で前記キューメモリからタグを読み出して前
記タグ付与処理命令を有したタグ付トークンに埋め込む
とともにこの埋め込んだタグを前記キューメモリから掃
き出す制御回路とを備える構成にしたものである。
作用 上記した構成によって、タグ回収命令を有するタグ付ト
ークン中のタグをキューメモリに格納し、タグ付与命令
を有するタグ付トークンに対してはキューメモリからタ
グを読み出してそのタグ付与命令を有するタグ付トーク
ンに埋め込むとともにその付与したタグをキューメモリ
から掃き出すようにしたため、タグの回収およびタグの
付与を従来例に見られるようなタグテーブルメモリのア
クセスのためのアドレス操作が不要となり、タグ回収お
よびタグ付与処理の高速化が図れ、かつ構成も簡略化で
きる。
実施例 第1図はこの発明を用いたデータ処理装置の第1の実施
例のブロック図である。10はキューメモリであり、使
用可能なタグの保持を行う。キューメモリlOには市販
のFIFOメそり (例えばMMI社C67401)を
使用しても良い。11゜〜118がパイプラインレジス
タ群であり、キューメモリ10とパイプラインレジスタ
群11.〜118の制御を行うところの制御回路12と
共に、タグの付与処理、タグの回収処理をパイプライン
処理方式で行う。
制御回路12の主要構成要素の詳細図を第2図(al 
〜+dlに示す、制御回路12の中の30..302゜
31、.31□はDラッチである。
第3図(a)〜(81は、第1図のデータ処理装置へ入
力する、または第1図のデータ処理装置から出力するト
ークンのフィールド構成を示す図である。
第3図(alは各フィールドの配置を示す図であり、入
出力するトークンは全て2ワード構成である。
第3図(a)の命令コードフィールドには「タグ付与処
理命令」か「タグ回収処理命令」のいずれかの命令コー
ドが書き込まれている。第3図(blはタグ付与処理命
令の入カドークンを示す図であり、タグ付与処理を施さ
れた結果の化カドークンを示す図が第3図(C1である
。新たに付与されたタグ値が人カドークンのデータ2フ
イールドに代入された以外は、入カドークンの各フィー
ルドの内容がそのまま化カドークンに現れている。第3
図(dlはタグ回収処理命令の人カドークンを示す図で
あり、入カドークン中のタグフィールドの値を回収し、
キューメモリ10に戻し入れたのち、第3図(e)のよ
うに入カドークン全てを消去し、化カドークンを出力し
ない。なお、従来例と同様にトークンを消去せずにその
まま出力するようにしてもよい。
以下、第1図を用いて、より詳細にタグの付与処理とタ
グの回収処理の方法を説明する。
まず、第1図のデータ処理装置の初期化の方法と、タグ
回収処理の方法を説明する。
初期化は、まずリセット信号14を「0」にし、キュー
メモリ10を空にするとともに、ラッチ信号151〜1
58を全てrOJにする。この時、同時に応答信号16
1〜16.、.17は全てrlJになる。この状態で、
キューメモリ10に使用可能なタグを装てんしてやる必
要があるが、タグの装てん処理はタグ回収処理と全く同
じであるので、タグの装てん処理の方法は以下のタグの
回収処理の方法の説明で代行する。
タグの回収処理は、タグ回収処理命令の入カドークンの
人力で始まる。即ち、応答信号161がrlJの時に、
他の装置よりパイプラインレジスタ11.の入力端に、
タグ回収処理命令の人カドークンの第1ワードを人力し
、入力要求信号20をrlJにする。この時、制御要素
21.(通例MullerのC素子と呼ばれる公知の技
術)は、次段からの応答信号16□が「1」であるかを
禰ぺ、「1」であればラッチ信号15□を「1」にし、
「0」であれば「1」になるまで待ったのちランチ信号
15.をrlJにする。即ち、入力要求信号20と次段
からの応答信号16□がどちらも「1」の時に限り、ラ
ンチ信号15.をrOJからrlJに変化させる。同様
に、入力要求信号20と応答信号16□がどちらもrO
Jの時に限り、ラッチ信号15、を「1」から「0」に
変化させる。また応答信号161はラッチ信号15□を
論理反転させた信号である。以上の動作は蝕111要素
21、〜218について共通である。ラッチ信号15、
がrOJからrlJに変化したことにより、入カドーク
ンの第1ワードがパイプラインレジスタ11、にラッチ
される。このラッチされた第1ワードは、制御要素21
□の同様の動作によって次にパイプラインレジスタ11
2にラッチされる。
この後、入カドークンの第2ワードの入力が可能となり
(この時、応答信号16、はrlJ)、第1ワードと同
様の方法で第2ワードが入力される。
そして、入カドークンは順次パイプラインレジスタ群の
中を進行して行く。
デコーダ24..24□は同じ構成のものであり、入カ
ドークンの第1ワードの命令コードフィールドを解読し
て、「タグ回収処理命令」であればその出力信号25□
、25□を「1」に、「タグ付与処理命令」であれば「
0」にするものである。
また、制御要素22は、入カドークンがタグ回収処理命
令の場合のみ、即ちフラグ信号26.がrlJの場合の
み、データ線27とブツシュ信号2日を用いて、パイプ
ラインレジスタ群を進行中の入カドークンの第1ワード
のタグフィールドの内容をキューメモリ10に入力する
機能を果たす。
この時、入カドークンの第1ワードであるか第2ワード
であるかの識別は、ヘッダ信号32の論理値により行う
、即ち、ヘッダ信号32が「1」の時はパイプラインレ
ジスタ11□に格納されているデータは第1ワードであ
り、ヘッダ信号32が「0」の時はパイプラインレジス
タ11□に格納されているデータは第2ワードである。
このことは第3図において示されている通りである。ま
たキューメモリ10にタグフィールドの内容を入力する
際には、制御要素22はラッチ信号153と応答信号1
7及び165が全て「1」になるまで待ってブツシュ信
号28をrlJにし、その後ラッチ信号153と応答信
号17及び165が全てrOJになるまで待ってブツシ
ュ信号2日を「0」に戻す。一方、人カドークンがタグ
付与処理命令のトークンの場合は、即ちフラグ信号26
1か「0」の場合は、その人カドークンに対しては制御
要素22は、制御要素21□〜218と同様の動作で、
入カドークンを次段のパイプラインレジスタ114に伝
えるのみの動作を行う。
制御要素23は、入カドークンがタグ回収処理命令の場
合のみ、即ちフラグ信号26□が「1」の場合のみ、そ
の人カドークンに対してラッチ信号155を「1」に変
化させずに、応答信号166を次のデータの入力を要求
するように変化させる機能を果たす。即ち、パイプライ
ンレジスタ114の出力データはパイプラインレジスタ
115にラッチされない。つまり入カドークンの消去が
行われる。一方、・入カドークンがタグ付与処理命令の
場合は、即ちフラグ信号26□が「0」の場合は、その
入カドークンに対しては、制御要素23は制御要素21
.〜218と同様の動作で、人カドークンを次段のパイ
プラインレジスタに伝えるのみの動作を行う。
以上を要約すると、入カドークンがタグ回収処理命令の
場合には、制御素子22によって入カドークンの第1ワ
ードのタグフィールドの内容をキューメモリ10に入力
し、その後その人カドークンは制御要素23によって消
去される。以上でタグ回収処理がなされたことになる。
一方、入カドークンがタグ付与処理命令の場合は、入カ
ドークンがそのまま何らの操作も受けずに、順次パイプ
ラインレジスタ群を進行し、パイプラインレジスタ11
7に到達する。
次に、タグ付与処理の方法を説明する。
上で述べたように、入カドークンがタグ付与処理命令の
場合には、入カドークンは何らの操作も受けずにパイプ
ラインレジスタ11□まで進行する。この時、キューメ
モリ10に使用可能なタグが格納されており出力可能で
あれば、即ち出力可能信号18が「1」であれば、制御
要素24はランチ信号158を「0」から「1」にして
パイプラインレジスタ118にランチする。この際、入
カドークンの第1ワードをラッチする場合、即ちテイル
信号34がrQJであり、かつパイプラインレジスタ1
1□の出力の第2フイールド(ビット)が「0」の場合
には、データマルチプレクサ13は第1図に図示したデ
ータ経路を設定するので、パイプラインレジスタl17
の出力がそのままパイプラインレジスタ118の入力に
伝わり、ラッチされる。一方、入カドークンの第2ワー
ドをランチする場合、即ちテイル信号34が「1」であ
り、かつパイプラインレジスタ117の出力の第2フイ
ールド(ビット)がrlJの場合には、データマルチプ
レクサ13は、データ経路を切り換えてキューメモリ1
0の出力データ線29からパイプラインレジスタ118
の入力に伝えるデータ経路を設定するので、パイプライ
ンレジスタ118にラッチされる信号の第4フイールド
(データ2フイールド)のみキューメモリ10から出力
されるタグ値が書き込まれる。このようにして、タグ付
与処理済みのトークンは、第3図(C1に示すものとな
って、制御要素218を経て外部へ出力される。外部へ
の出力の際、制御要素218は応答信号19が「1」に
なるのを待って出力が可能になったことを出力要求信号
35を「1」にして通知し、その後応答信号19がrO
Jになったのを検知して出力光が受信したことを知り、
出力要求信号35を「0」に戻す、この手順でデータ1
ワードが出力されるので、2ワード構成のタグ付与処理
済みのトークンの出力は上記手順を2度行うことにより
なされる。また、第2ワードのラッチを行い、ラッチを
終える際、即ちランチ信号158がrOJ −rlJ→
rOJと変化するのと同時に、ポツプ信号31もrOJ
−rlJ→「0」と変化し、この負のエツジ部分で、付
与の終わったタグ値をキューメモリIOから掃き出す、
即ち、タグ付与処理とこの後処理は同時並行して実行す
ることができる。
以上のタグ回収処理もタグ付与処理もいずれの処理もパ
イプライン処理方式で行われるので、両方の処理が第1
図のデータ処理装置中に混在しても構わない、即ち、本
データ処理装置内でパイプライン式の並列処理が可能で
あり、従来例のものに比べて高速・高処理能力の動作が
可能である。
さらに、データ処理装置自体がパイプラインレジスタ群
の存在により、キューバソファメモリとしても機能する
また、演算回路、シーケンス制御器等の特殊な構成要素
を必要とせずに、パイプラインレジスタ11、〜118
.キューメモリ10.データマルチプレクサ13等の汎
用の素子、及び簡略な構成の制御回路で構成できる利点
がある。
以上、入カドークンを第3図のような2ワード構成に限
定して第1の実施例を説明したが、3ワ一ド以上の構成
時にもほぼそのまま応用可能であり、またlワード構成
時にも応用可能である。1ワード構成の場合には、さら
に制御回路12の構成が簡単になり、マルチプレクサ1
3が不要になるという利点が生ずる。
第4図は、この発明を用いたデータ処理装置の第2の実
施例のブロック図である。キューメモリIO,パイプラ
インレジスタ群119〜1113は第1の実施例のもの
と同等のものを用いる。キューメモリ10が使用可能な
タグの保持を行い、パイプラインレジスタ群119〜1
111がキューメモリlOとパイプラインレジスタ群1
19〜1111の制御を行う制御回路40と共に、タグ
の付与処理をパイプライン方式で行う。また、パイプラ
インレジスタ群11,2.11.3がキューメモリ10
とパイプラインレジスタ群11..,11.3の制御を
行う制御回路41と共に、タグの回収処理をパイプライ
ン方式で行う。
なお、この実施例では、タグ回収処理命令を有するトー
クンとタグ付与処理命令を有するトークンとが第4図の
回路に入力される前段で選別され、タグ回収命令を有す
るトークンはパイプラインレジスタ1112に入力され
、タグ付与命令を有するトークンはパイプラインレジス
タ119に入力されることになる。
第5図(al〜(e)は、制御回路40及び制御回路4
1の構成要素の詳細図である。制御要素219〜211
゜は第1の実施例の制御要素21□〜218と同一の構
成、制御要素24も第1の実施例のものと同一の構成で
ある。
第2の実施例においても、入カドークン、出カドークン
の形式は、第3図に示すものと同一として、以後の説明
を行う。
以下、第4図を用いて、より詳細にタグ付与処理とタグ
回収処理の方法を説明する。
まず、第2の実施例のデータ処理装置の初期化の方法と
タグ回収処理の方法を説明する。
初期化はまず、リセット信号43をrOJにし、キュー
メモリ10を空にするとともに、ランチ信号159〜1
5.、、ブツシュ信号45を全て「0」にする、このと
き、同時に応答信号16I2〜16.、。
17は全て「1」になる、この状態で、キューメモリ1
0に使用可能なタグを装てんしてやる必要があるが、第
1の実施例と同様、タグの装てん処理はタグ回収処理と
全く同じであるのでタグの装てん処理の方法の説明は省
く。
タグ回収処理は、タグ回収処理命令の入カドークンの入
力で始まる。即ち、応答信号16.6が「1」の時に、
別の装置よりパイプラインレジスタ11.、の入力側に
タグ回収処理命令の入カドークンの第1ワードを入力し
、入力要求信号44を「1」にする、この時、制御要素
2112は次段からの応答信号161フが「1」である
かどうかを調べ、rlJであればラッチ信号151.を
「1」にし、応答信号1617が「0」であれば「1」
になるまで待って、ラッチ信号15.2を「1」にする
ラッチ信号15.□が「0」から「1」に変化したこと
により、入カドークンの第1ワードがパイプラインレジ
スタIIHにラッチされる。このラッチされた第1ワー
ドのタグフィールドの内容は、制御要素2113の同様
の動作によって次にパイプラインレジスタ11.、にラ
ッチされる。この後、入カドークンの第2のワードの入
力が可能となり(この時、応答信号167.は「1」)
、第1ワードと同様の方法で第2ワードが入力される。
制御要素42は、パイプラインレジスタ1113の内容
が第1ワードのタグフィールドの時のみ、即ちヘッダ信
号51が「1」のときのみブツシュ信号45を「1」に
して、データ線47を介して、第1ワードのタグフィー
ルドの内容をキューメモリlOに入力する。この際には
、制御要素42はラッチ信号15.3と応答信号17が
共に「1」になるまで待ってブツシュ信号45をrlJ
にし、その後ラッチ信号1513と応答信号17が共に
「0」になるまで待ってブツシュ信号45を「0」に戻
す、一方パイブラインレジスタ11.3の内容が第2ワ
ードのデータ2フイールド時には、即ち、ヘッダ信号5
1が「0」の時にはブツシュ信号45を「0」のままに
して応答信号16I8を次のデータの入力を要求するよ
うに変化させる。即ち、入カドークンの第1ワードのタ
グフィールドのみをパイプライン処理でキューメモリ1
0に入力し、第1ワードのその他のフィールド及び第2
ワードの全てを消去することになる。これで、タグの回
収処理が終了する。
次に、タグ付与処理の方法を説明する。
タグ付与処理は、タグ付与処理命令の入力)−クンの入
力で始まる。即ち、応答信号16,2がrlJの時に、
別の装置よりパイプラインレジスタ119の入力側にタ
グ付与処理命令の入力)−クンの第1ワードを入力し、
入力要求信号46をrlJにする。以下、入カドークン
の入力手順は、タグ回収処理命令の入カドークンの入力
の場合と同様であり、第1ワードがパイプラインレジス
タ11、。にラッチされるまで、何らの操作も受けずに
進む。この段階で、キューメモリ10に使用可能なタグ
が格納されており、かつ出力可能であれば、即ち出力可
能信号18がrlJであれば、制御要素24はラッチ信
号15.、をrlJにして、パイプラインレジスタ11
 、、にラッチをかける。
この際、入カドークンの第1ワードをラッチする場合、
即ちテイル信号50が「0」であり、かつパイプライン
レジスタ11 、oの出力の第2フイールド(ビット)
がrOJの場合には、データマルチプレクサ13は第4
図に示したデータ経路を設定するので、パイプラインレ
ジスタ111゜の出力がそのままパイプラインレジスタ
1111の人力に伝わり、ラッチされる。一方、入カド
ークンの第2ワードをラッチする場合、即ちテイル信号
50が「1」であり、かつパイプラインレジスタ11.
の出力の第2フイールド(ビット)が「1」の場合には
、データマルチプレクサ13は、データ経路を切り換え
てキューメモリ10の出力データ線29からパイプライ
ンレジスタ11,1の入力に伝えるデータ経路を設定す
るので、パイプラインレジスタ11.1にランチされる
内容の第4のフィールド(データ2フイールド)のみキ
ューメモリ10から出力されるタグ値が埋め込まれる。
このようにして、タグ付与処理済みのトークンは、第3
図(elに示すものとなって、制御要素2111を経て
外部へ出力される。外部への出力の際、制御要素211
1は応答信号49がrlJになるのを待って出力が可能
になったことを出力要求信号48を「1」にして通知し
、その後応答信号49がrOJとなったのを検知して出
力光が受信したことを知り、出力要求信号48を「0」
に戻す。この手順でテーク1ワードが出力されるので、
2ワード構成のタグ付与処理済みのトークンの出力は上
記手順を2度dうことによりなされる。また、第2ワー
ドのランチを行い、ラッチを終える際、即ちランチ信号
1511がrOJ−1J−rOJと変化するのと同時に
、ポツプ信号31もrob’−rlJ −rOJと変化
し、この負のエツジ部分で、付与の終わったタグ値をキ
ューメモリ10から掃き出す。
即ち、タグ付与処理とこの後処理は同時並行して実行す
ることができる。
第1の実施例と同様に、第2の実施例においても、タグ
回収処理、タグ付与処理とともにパイプライン処理方式
で行われ、かつ両方の処理を並行して処理できる。従来
例のものに比べて、高速・高処理能力の動作が可能であ
る。さらに、パイプラインレジスタ群119〜11,3
の存在により、データ処理装置自体がキューバソファメ
モリとしても機能する。また、第1の実施例に比べて、
タグ付与処理に対するパイプライン処理段数が大幅に減
少するので、処理能力(スループット)をそのままに処
理遅延を減少できる利点がある。また、第1の実施例に
比べて、制御回路部分の構成が簡略になる利点がある。
以上、入カドークンを第3図のような2ワード構成に限
定して第2の実施例を説明したが、3ワ一ド以上の構成
の場合にもほぼそのまま応用可能である。■ワード構成
の場合には、さらに制御回路40.41の構成が簡単に
なり、マルチプレクサ13が不要になるという利点が生
ずる発明の効果 以上述べてきたように、この発明のデータ処理装置は、
タグ回収命令を存するタグ付トークン中のタグをキュー
メモリに格納するとともにそのタグ回収命令を有するタ
グ付トークンを消去し、タグ付与命令を有するタグ付ト
ークンに対してはキューメモリからタグを読み出してそ
のタグ付与命令を有するタグ付トークンに埋め込むとと
もにその付与したタグをキューメモリから掃き出すよう
にしたため、非常に簡単な構成で、タグ付トークン制御
方式のデータフロー計算機に必要なタグ付与処理および
タグ回収処理が高速にパイプライン処理できるうえに、
データ処理装置自体が入カドークンまたは出カドークン
を一時格納するキューハフファメモリとしても機能し、
実用的に極めて有用である。
【図面の簡単な説明】
第1図はこの発明を用いたデータ処理装置の第1の実施
例を示すブロック図、第2図fal〜[d+はこの発明
を用いたデータ処匈装置の第1の実施例の制御回路の主
要構成要素の詳細図、第3図(al〜fe)はこの発明
を用いたデータ処理装置の第1の実施例、第2の実施例
に共通のトークンのフィールド構成図、第4図はこの発
明を用いたデータ処理装置の第2の実施例を示すブロッ
ク図、第5図+al〜(C)はこの発明を用いたデータ
処理装置の第2の実施例の制御回路の構成要素の詳細図
、第6図はデータフローグラフの例、第7図は従来のデ
ータ処理装置のブロック図である。 l・・・受信データレジスタ、2・・・シーケンス制?
J部、3・・演算・テスト回路、4・・・アドレスレジ
スタ、5・・・タグテーブルメモリ、6・・・送信デー
タレジスタ、7・・・データバス、8・・・テンポラリ
データレジスタ群、9・・・制御信号群、IO・・・キ
ューメモリ、11.〜118・・・パイプラインレジス
タ、12・・・制御回路、13・・・データマルチプレ
クサ、21゜〜218・・・制御要素、22・・・制御
要素、23・・・制御要素、24・・・制御要素、11
9〜11.3・・・パイプラインレジスタ、40・・・
制御回路、41・・・制御回路、219〜2113・・
・制御卸要素、24・・・制御要素、42・・・制御要
素 (a) (b) 第2図 (c) (d) ¥−2図 第3図 第4vA (a) 第5図 、l 第5図 第6図 第7図

Claims (1)

    【特許請求の範囲】
  1. タグ付トークンを移送するパイプラインレジスタ群と、
    前記タグ付トークン中のタグを保持するキューメモリと
    、前記パイプラインレジスタ群を進行するタグ回収処理
    命令を有したタグ付トークンに対しパイプライン処理方
    式で前記タグ回収処理命令を有したタグ付トークン中の
    タグを前記キューメモリに格納し、前記パイプラインレ
    ジスタ群を進行するタグ付与処理命令を有したタグ付ト
    ークンに対しパイプライン処理方式で前記キューメモリ
    からタグを読み出して前記タグ付与処理命令を有したタ
    グ付トークンに埋め込むとともにこの埋め込んだタグを
    前記キューメモリから掃き出す制御回路とを備えたデー
    タ処理装置。
JP60119034A 1985-05-31 1985-05-31 デ−タ処理装置 Expired - Lifetime JPH0632056B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP60119034A JPH0632056B2 (ja) 1985-05-31 1985-05-31 デ−タ処理装置
US06/868,701 US4841436A (en) 1985-05-31 1986-05-30 Tag Data processing apparatus for a data flow computer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60119034A JPH0632056B2 (ja) 1985-05-31 1985-05-31 デ−タ処理装置

Publications (2)

Publication Number Publication Date
JPS61276031A true JPS61276031A (ja) 1986-12-06
JPH0632056B2 JPH0632056B2 (ja) 1994-04-27

Family

ID=14751328

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60119034A Expired - Lifetime JPH0632056B2 (ja) 1985-05-31 1985-05-31 デ−タ処理装置

Country Status (2)

Country Link
US (1) US4841436A (ja)
JP (1) JPH0632056B2 (ja)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63129425A (ja) * 1986-11-19 1988-06-01 Mitsubishi Electric Corp デ−タ処理装置
JPH0646414B2 (ja) * 1987-10-20 1994-06-15 シャープ株式会社 情報処理装置
JPH06101044B2 (ja) * 1988-01-23 1994-12-12 シャープ株式会社 デッドロック回避実行制御方式
JPH01188951A (ja) * 1988-01-23 1989-07-28 Sharp Corp データフロープログラムの実行制御方式
US5257392A (en) * 1988-01-29 1993-10-26 Sharp Kabushiki Kaisha System for loading and dumping data in a data flow processor based on paired program data and data to be processed
US5125097A (en) * 1988-01-29 1992-06-23 Sharp Kabushiki Kaisha Data flow type information processors where data packets pass through plurality of merging and branching portions of the internal path
WO1990001192A1 (en) * 1988-07-22 1990-02-08 United States Department Of Energy Data flow machine for data driven computing
US4964042A (en) * 1988-08-12 1990-10-16 Harris Corporation Static dataflow computer with a plurality of control structures simultaneously and continuously monitoring first and second communication channels
US5163142A (en) * 1988-10-28 1992-11-10 Hewlett-Packard Company Efficient cache write technique through deferred tag modification
US5241635A (en) * 1988-11-18 1993-08-31 Massachusetts Institute Of Technology Tagged token data processing system with operand matching in activation frames
JPH05503177A (ja) * 1989-08-21 1993-05-27 マサチユセツツ・インスチチユート・オブ・テクノロジー サービス要求リストの分散構成
US5511167A (en) * 1990-02-15 1996-04-23 Hitachi, Ltd. Program processing method and apparatus for producing a data flow type program
US5201056A (en) * 1990-05-02 1993-04-06 Motorola, Inc. RISC microprocessor architecture with multi-bit tag extended instructions for selectively attaching tag from either instruction or input data to arithmetic operation output
US5421028A (en) * 1991-03-15 1995-05-30 Hewlett-Packard Company Processing commands and data in a common pipeline path in a high-speed computer graphics system
US5414821A (en) * 1991-12-17 1995-05-09 Unisys Corporation Method of and apparatus for rapidly loading addressing environment by checking and loading multiple registers using a specialized instruction
US5379392A (en) * 1991-12-17 1995-01-03 Unisys Corporation Method of and apparatus for rapidly loading addressing registers
US7095783B1 (en) 1992-06-30 2006-08-22 Discovision Associates Multistandard video decoder and decompression system for processing encoded bit streams including start codes and methods relating thereto
US6263422B1 (en) 1992-06-30 2001-07-17 Discovision Associates Pipeline processing machine with interactive stages operable in response to tokens and system and methods relating thereto
DE69229338T2 (de) * 1992-06-30 1999-12-16 Discovision Associates, Irvine Datenpipelinesystem
US5784631A (en) * 1992-06-30 1998-07-21 Discovision Associates Huffman decoder
US6112017A (en) * 1992-06-30 2000-08-29 Discovision Associates Pipeline processing machine having a plurality of reconfigurable processing stages interconnected by a two-wire interface bus
US6047112A (en) * 1992-06-30 2000-04-04 Discovision Associates Technique for initiating processing of a data stream of encoded video information
US5809270A (en) * 1992-06-30 1998-09-15 Discovision Associates Inverse quantizer
US5768561A (en) * 1992-06-30 1998-06-16 Discovision Associates Tokens-based adaptive video processing arrangement
US6330665B1 (en) 1992-06-30 2001-12-11 Discovision Associates Video parser
US6079009A (en) * 1992-06-30 2000-06-20 Discovision Associates Coding standard token in a system compromising a plurality of pipeline stages
US6067417A (en) * 1992-06-30 2000-05-23 Discovision Associates Picture start token
JPH06124352A (ja) * 1992-10-14 1994-05-06 Sharp Corp データ駆動型情報処理装置
EP0667012B1 (en) * 1992-11-09 1997-02-05 Microsoft Corporation Method and system for connecting objects in a computer system
US5805914A (en) * 1993-06-24 1998-09-08 Discovision Associates Data pipeline system and data encoding method
US5878273A (en) * 1993-06-24 1999-03-02 Discovision Associates System for microprogrammable state machine in video parser disabling portion of processing stages responsive to sequence-- end token generating by token generator responsive to received data
US5861894A (en) * 1993-06-24 1999-01-19 Discovision Associates Buffer manager
TW255022B (ja) * 1993-06-30 1995-08-21 Intel Corp
US5615343A (en) * 1993-06-30 1997-03-25 Intel Corporation Method and apparatus for performing deferred transactions
US5568620A (en) * 1993-06-30 1996-10-22 Intel Corporation Method and apparatus for performing bus transactions in a computer system
US5734817A (en) * 1995-03-01 1998-03-31 Unisys Corporation Method for making a data base available to a user program during data base recovery
US5682512A (en) * 1995-06-30 1997-10-28 Intel Corporation Use of deferred bus access for address translation in a shared memory clustered computer system
US5761740A (en) * 1995-11-30 1998-06-02 Unisys Corporation Method of and apparatus for rapidly loading addressing registers
US6012118A (en) * 1996-12-30 2000-01-04 Intel Corporation Method and apparatus for performing bus operations in a computer system using deferred replies returned without using the address bus
JP3488224B2 (ja) * 2001-11-16 2004-01-19 沖電気工業株式会社 遷移信号制御装置とそれを用いたdmaコントローラ及び遷移信号制御プロセッサ
SE0300742D0 (sv) * 2003-03-17 2003-03-17 Flow Computing Ab Data Flow Machine
JP5684704B2 (ja) * 2008-05-27 2015-03-18 スティルウォーター スーパーコンピューティング インコーポレイテッド 実行エンジン
US9501448B2 (en) 2008-05-27 2016-11-22 Stillwater Supercomputing, Inc. Execution engine for executing single assignment programs with affine dependencies
US9335977B2 (en) * 2011-07-28 2016-05-10 National Instruments Corporation Optimization of a data flow program based on access pattern information
WO2015039046A1 (en) * 2013-09-16 2015-03-19 Metanautix, Inc. Data flow exploration
US10176236B2 (en) 2014-07-29 2019-01-08 Microsoft Technology Licensing, Llc Systems and methods for a distributed query execution engine
US10169433B2 (en) 2014-07-29 2019-01-01 Microsoft Technology Licensing, Llc Systems and methods for an SQL-driven distributed operating system
US10437843B2 (en) 2014-07-29 2019-10-08 Microsoft Technology Licensing, Llc Optimization of database queries via transformations of computation graph

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58165154A (ja) * 1982-03-24 1983-09-30 Fujitsu Ltd デ−タ処理装置の命令実行方式

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4145733A (en) * 1974-03-29 1979-03-20 Massachusetts Institute Of Technology Data processing apparatus for highly parallel execution of stored programs
US4128882A (en) * 1976-08-19 1978-12-05 Massachusetts Institute Of Technology Packet memory system with hierarchical structure
US4197589A (en) * 1977-12-05 1980-04-08 Texas Instruments Incorporated Operation sequencing mechanism
JPS58151655A (ja) * 1982-03-03 1983-09-08 Fujitsu Ltd 情報処理装置
JPS5936857A (ja) * 1982-08-25 1984-02-29 Nec Corp プロセツサユニツト

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58165154A (ja) * 1982-03-24 1983-09-30 Fujitsu Ltd デ−タ処理装置の命令実行方式

Also Published As

Publication number Publication date
JPH0632056B2 (ja) 1994-04-27
US4841436A (en) 1989-06-20

Similar Documents

Publication Publication Date Title
JPS61276031A (ja) デ−タ処理装置
US4879646A (en) Data processing system with a pipelined structure for editing trace memory contents and tracing operations during system debugging
EP0491693B1 (en) Improved cpu pipeline having register file bypass on update/access address compare
US5119495A (en) Minimizing hardware pipeline breaks using software scheduling techniques during compilation
JPH01503011A (ja) キャッシュマネッジメントシステムを含むデジタルデータ処理システム用汎用プロセッサユニット
US5125097A (en) Data flow type information processors where data packets pass through plurality of merging and branching portions of the internal path
KR19990066800A (ko) 프로세싱 시스템에서 복수의 저장 인스트럭션 완료를 처리하는방법 및 시스템
JP3706397B2 (ja) データ駆動型情報処理装置
US5907693A (en) Autonomously cycling data processing architecture
JP3207173B2 (ja) 命令バッファへのロードを行うための方法および装置
US20080270751A1 (en) System and method for processing data in a pipeline of computers
CA1182579A (en) Bus sourcing and shifter control of a central processing unit
JPS6134629A (ja) グラフマネジャー
JPH11110214A (ja) 命令制御システム及びその方法
KR100241970B1 (ko) 파이프라인 처리를 수행하는 데이터 처리 장치
EP0187713A2 (en) System memory for a reduction processor evaluating programs stored as binary directed graphs employing variable-free applicative language codes
US10366049B2 (en) Processor and method of controlling the same
JPH0764790A (ja) オペレーションの処理システムおよび方法
US6243800B1 (en) Computer
JPH073655B2 (ja) 整理編集プロセツサ
US4598361A (en) Allocator for a reduction processor evaluating programs stored as binary directed graphs employing variable-free applicative language codes
JPS58115565A (ja) デ−タ処理装置
US20040006686A1 (en) Processor and instruction control method
JPS6223891B2 (ja)
EP0015276B1 (en) A digital pipelined computer

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term