JPS6134629A - グラフマネジャー - Google Patents
グラフマネジャーInfo
- Publication number
- JPS6134629A JPS6134629A JP11964285A JP11964285A JPS6134629A JP S6134629 A JPS6134629 A JP S6134629A JP 11964285 A JP11964285 A JP 11964285A JP 11964285 A JP11964285 A JP 11964285A JP S6134629 A JPS6134629 A JP S6134629A
- Authority
- JP
- Japan
- Prior art keywords
- registers
- node
- coupled
- graph
- graph manager
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/448—Execution paradigms, e.g. implementations of programming paradigms
- G06F9/4494—Execution paradigms, e.g. implementations of programming paradigms data driven
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
関連する米国時。
本願に直接的にまたは間接的に関連する米国特許出願は
以下のとおりである： ＧａｒＶ Ｅ 、 Ｌｏｇｓｄｏｎ、 ｅｔ ａｔ、に
よって１９８４年６月５日に出願され、かつ゛変数を含
まない適応可能な言語コードを用いる２進的に方向付け
ら−〇− れたグラフとして記憶された整理編集プロセツザ評価プ
ログラムに対する並列レジスタ転送機構（ｐａｒａｌｌ
ｅｌ Ｒｅｇｉｓｔｅｒ Ｔ ｒａｎｓｆｅｒ Ｍｅｃ
ｈａｎｉｓｍｔ’ｏｒ ａ Ｒｅｄｕｃ日Ｏｎ
Ｐ ｒＯｃｅｓｓＯｒ Ｅ ＶａｌＬｌａ口＋１（Ｉ
Ｐｒｏａｒａｍｓ ５ｔｏｒｅｄ ａｓ Ｂ １ｎａ
ｒｙ Ｄ １ｒｅｃ＋ｅｄＧｒａｐｈｓ Ｅｍｐｌｏｙ
ｉｎｇＶａｒｉａｂｌｅ −ＦｒｅｅＡｐｐｌｉｃａｔ
ｉｖｅ Ｌａｎｇｕａｇｅ Ｃｏｄｅｓ） ”と題さ
れた特許出願連続番号第６１７．５３１号；およびＧａ
ｒＶ Ｅ、 ＬＯ！１Ｉｓｄｏ１１． ｅｔ ａｌ、
によって１９８４年６月５日に出願され、かつ゛変数を
含まない適応可能な言語コードを用いる２進的に方向付
けられたグラフとして記憶された整理編集プロセッサ実
行プログラムに対する条件コンセントレータおよび制御
記憶手段（Ｃｏｎｄｉｔｉｏｎ Ｃｏｎｃｅｎｔｒａ
ｔｏｒａｎｄ Ｃｏｎｔｒｏｌ ５ｔｏｒｅ ｆｏｒ
ａ ＲｅｄｕｃｔｉｏｎＰｒｏｃｒｅｓｓｏｒ Ｅ
ｘｅｃｕｔ’＋ｎａ Ｐｒｏａｒａｍｓ ５ｔｏｒｅ
ｄａｓ Ｂ １ｎａｒｙ Ｄ １ｒｅｃｔｅｄ Ｇｒ
ａｐｈｓ Ｅ ｍｐｌｏｙｉｎ。
以下のとおりである： ＧａｒＶ Ｅ 、 Ｌｏｇｓｄｏｎ、 ｅｔ ａｔ、に
よって１９８４年６月５日に出願され、かつ゛変数を含
まない適応可能な言語コードを用いる２進的に方向付け
ら−〇− れたグラフとして記憶された整理編集プロセツザ評価プ
ログラムに対する並列レジスタ転送機構（ｐａｒａｌｌ
ｅｌ Ｒｅｇｉｓｔｅｒ Ｔ ｒａｎｓｆｅｒ Ｍｅｃ
ｈａｎｉｓｍｔ’ｏｒ ａ Ｒｅｄｕｃ日Ｏｎ
Ｐ ｒＯｃｅｓｓＯｒ Ｅ ＶａｌＬｌａ口＋１（Ｉ
Ｐｒｏａｒａｍｓ ５ｔｏｒｅｄ ａｓ Ｂ １ｎａ
ｒｙ Ｄ １ｒｅｃ＋ｅｄＧｒａｐｈｓ Ｅｍｐｌｏｙ
ｉｎｇＶａｒｉａｂｌｅ −ＦｒｅｅＡｐｐｌｉｃａｔ
ｉｖｅ Ｌａｎｇｕａｇｅ Ｃｏｄｅｓ） ”と題さ
れた特許出願連続番号第６１７．５３１号；およびＧａ
ｒＶ Ｅ、 ＬＯ！１Ｉｓｄｏ１１． ｅｔ ａｌ、
によって１９８４年６月５日に出願され、かつ゛変数を
含まない適応可能な言語コードを用いる２進的に方向付
けられたグラフとして記憶された整理編集プロセッサ実
行プログラムに対する条件コンセントレータおよび制御
記憶手段（Ｃｏｎｄｉｔｉｏｎ Ｃｏｎｃｅｎｔｒａ
ｔｏｒａｎｄ Ｃｏｎｔｒｏｌ ５ｔｏｒｅ ｆｏｒ
ａ ＲｅｄｕｃｔｉｏｎＰｒｏｃｒｅｓｓｏｒ Ｅ
ｘｅｃｕｔ’＋ｎａ Ｐｒｏａｒａｍｓ ５ｔｏｒｅ
ｄａｓ Ｂ １ｎａｒｙ Ｄ １ｒｅｃｔｅｄ Ｇｒ
ａｐｈｓ Ｅ ｍｐｌｏｙｉｎ。
Ｖａｒｉａｂｌｅ −Ｆｒｅｅ Ａｐｐｌｉｃａｔｉｖ
ｅ ＬａｎｑｕａｇｅＣｏｄｅｓ） ”と題された特
許出願連続番号第６１７゜５３２号。
ｅ ＬａｎｑｕａｇｅＣｏｄｅｓ） ”と題された特
許出願連続番号第６１７゜５３２号。
蹟１し医者」Ｌ
この発明は、２進的に方向付けられたグラフとして表わ
されたプログラムを評価するようにされたディジタルプ
ロセラ１ノーに対する並列レジスタ転送機構に関し、よ
り狛定的には、同等のグラフの瀬進的な置換によってそ
のＪ：うなグラフを評価するプロセッサに関する。
されたプログラムを評価するようにされたディジタルプ
ロセラ１ノーに対する並列レジスタ転送機構に関し、よ
り狛定的には、同等のグラフの瀬進的な置換によってそ
のＪ：うなグラフを評価するプロセッサに関する。
入ｑｙ Ｖｉ、 ｕｉ五ＪＵ穎
今日の市場にお（プるほとんどのディジタルコンビコー
タは、Ｊ ｏｈｎ Ｖ Ｏｎ ｌ’Ｊ ｅＬＩｍａｎ
ｎニよッテ最初に仮定されたタイプのものであり、それ
らはコマンドの実行を逐次的に行なっている。、ＦＯＲ
ＴＲＡＮおよびＣ０ＢＯＩ−のような、コンピュータを
プログラムするための第１の高水準言語はこの構成を反
映しており、コンビコータによって実行されるべきアル
ゴリズムの設削とともに記憶の管理および制御の流れの
管理の責任をプログラマに負わせていた。Ｍ Ｌ Ｉ
Ｓ Ｐのような純粋に適応可能な言語は、プログラマを
これらの管理の責任から解放することだ（プ、無条件言
語とは異なっている。
タは、Ｊ ｏｈｎ Ｖ Ｏｎ ｌ’Ｊ ｅＬＩｍａｎ
ｎニよッテ最初に仮定されたタイプのものであり、それ
らはコマンドの実行を逐次的に行なっている。、ＦＯＲ
ＴＲＡＮおよびＣ０ＢＯＩ−のような、コンピュータを
プログラムするための第１の高水準言語はこの構成を反
映しており、コンビコータによって実行されるべきアル
ゴリズムの設削とともに記憶の管理および制御の流れの
管理の責任をプログラマに負わせていた。Ｍ Ｌ Ｉ
Ｓ Ｐのような純粋に適応可能な言語は、プログラマを
これらの管理の責任から解放することだ（プ、無条件言
語とは異なっている。
純ＬＩＳＰに代わるものは、ＤａＶｉｄ Ａ。
Ｔｕｒｎｅｒによって開発されたセイントアンドリコー
ススタティックランゲツジ（５ａｕｎｔ Ａ ｎｄｒ
ｅｗｓＳｔａｔｉＯＬａｎｏｕａｏｅ ＞すなわち５Ａ
ＳＩ−である（ Ｓ Ｌ ａｎｏｕａＱｅ Ｍ
ａｎｕａｌ、 ＬＪ ｎ１ｖｅｒｓｉｔｙｏｆ
Ｓｔ、 ＡｎｄｒｅｗＳ、 １９７６）。“コンビネ
ータ″と呼ばれるいくつかの定数を導入することによっ
て、この言語は、変数を含まない表記法に変換される（
Ｄ、 Ａ、 Ｔｕｒｎｅｒ、 ”Ａ ＮｅｗＩｍｐ
ｌｅｍｅｎｔａｔｉｏｎ Ｔｅｃｈｎｉｑｕｅ ｆｏｒ
ＡｐｐｌｉｃａｔｉｖｅＬ ａｎＱＩＪａＱｅｓ”
、 Ｓ ｏｒｔｗａｒｅ −Ｐ ｒａｃＮＣｅａｎｄ
ｌＥｘｐｅｒｉｅｎｃｅ、 ＶＯｌ、 ９．１）Ｉ）
、 ３１−４９．１９７９）。この表記法は、（引数と
して関数を使用しかつ結果としてその関数を戻す）高次
関数および（１つまたはそれ以上の引数が規定されてい
ないときでさえ結果を戻す）厳密ではない関数を取扱う
のに特に有利である。
ススタティックランゲツジ（５ａｕｎｔ Ａ ｎｄｒ
ｅｗｓＳｔａｔｉＯＬａｎｏｕａｏｅ ＞すなわち５Ａ
ＳＩ−である（ Ｓ Ｌ ａｎｏｕａＱｅ Ｍ
ａｎｕａｌ、 ＬＪ ｎ１ｖｅｒｓｉｔｙｏｆ
Ｓｔ、 ＡｎｄｒｅｗＳ、 １９７６）。“コンビネ
ータ″と呼ばれるいくつかの定数を導入することによっ
て、この言語は、変数を含まない表記法に変換される（
Ｄ、 Ａ、 Ｔｕｒｎｅｒ、 ”Ａ ＮｅｗＩｍｐ
ｌｅｍｅｎｔａｔｉｏｎ Ｔｅｃｈｎｉｑｕｅ ｆｏｒ
ＡｐｐｌｉｃａｔｉｖｅＬ ａｎＱＩＪａＱｅｓ”
、 Ｓ ｏｒｔｗａｒｅ −Ｐ ｒａｃＮＣｅａｎｄ
ｌＥｘｐｅｒｉｅｎｃｅ、 ＶＯｌ、 ９．１）Ｉ）
、 ３１−４９．１９７９）。この表記法は、（引数と
して関数を使用しかつ結果としてその関数を戻す）高次
関数および（１つまたはそれ以上の引数が規定されてい
ないときでさえ結果を戻す）厳密ではない関数を取扱う
のに特に有利である。
Ｔ ｕｒｎｅｒによって開発された実行手法は、プラス
、マイナスなどのような１組の原始関数と、高次の、厳
密ではない関数である１組のコンどネータとを用いる。
、マイナスなどのような１組の原始関数と、高次の、厳
密ではない関数である１組のコンどネータとを用いる。
これらの演算子は、置換の規則によって形式的に定義さ
れ、そのいくつかの例１よ以下のとおりである。
れ、そのいくつかの例１よ以下のとおりである。
Ｓｆ ｇｘ＋ｆ Ｘ （ｑ ｘ）Ｋ ｘ Ｖ
＋ｘ Ｉｘ−＋ｘ Ｙｈ→ｈ（Ｙ、ｈ） Ｃｆ ｘ ｙつｆ’ｙｘ Ｂｆ （］ Ｘ −Ｎ（ｏ ｘ）ｃｏｎｄ
ｐ ｘ ｙ＋ｘ、ｐが頁の場合Ｖ、＋１が偽の場合 プラス ｍｎうｒ、ここで、ｎｌおよびｎは、すでにあ
る数まで減少さ れておらなければならず、 ｒはｍとｎとの合計であ る。
＋ｘ Ｉｘ−＋ｘ Ｙｈ→ｈ（Ｙ、ｈ） Ｃｆ ｘ ｙつｆ’ｙｘ Ｂｆ （］ Ｘ −Ｎ（ｏ ｘ）ｃｏｎｄ
ｐ ｘ ｙ＋ｘ、ｐが頁の場合Ｖ、＋１が偽の場合 プラス ｍｎうｒ、ここで、ｎｌおよびｎは、すでにあ
る数まで減少さ れておらなければならず、 ｒはｍとｎとの合計であ る。
他のコンビネータおよびそれらの定義は、上ｊホのＴｕ
ｒｎｅｒの刊行物において見出される。
ｒｎｅｒの刊行物において見出される。
このコンビネータの表記法は、２進的に方向付けられた
グラフとして都合良く表わされており、このグラフにお
いて、各ノードは、引数への関数の適用を表わしている
（これらのグラフは、最初の２つのコンビネータの名称
からＳＫ−グラフとして知られている）。この置換の法
則はその後、グラフ変換ルールとして理解されており、
これらのグラフ（それゆえに、それらが表わすプログラ
ム）は、非常に簡単な特性のプロセッサによって、整理
編集とて知られている処理において評価される。そのよ
うな整理編集プロセッサは、゛変数を含まない適応可能
な言語コードを用いるツリー状のグラフとして記憶され
たプログラムを実行するための整理編集プロセッサ（Ｒ
ｅｄｕｃｔｉｏｎＰ ｒｏｃｅｓｓｏｒ ｆｏｒ Ｅ
ｘｅｃｕＮｎｇ ｐ ｒｏｇｒａｍｓＳｔｏｒｅｄ
ａｓ Ｔｒｅｅｌｉｋｅ Ｇｒａｐｈｓ Ｅｍｐｌ
ｏｙｉｒ＋ｇＶａｒ＋ａｂｌ［１−Ｆｒｅｅ Ａｐｐ＋
ｔｃａｔｔｖｅ Ｌａｎ（ＩＩＩａＯｅＱｏｄｅｓ）
”と題された３ｏ１ｔｏｎ ｅｔ ａｌ、による米国特
許第４．４４．７，８７５号において開示されている。
グラフとして都合良く表わされており、このグラフにお
いて、各ノードは、引数への関数の適用を表わしている
（これらのグラフは、最初の２つのコンビネータの名称
からＳＫ−グラフとして知られている）。この置換の法
則はその後、グラフ変換ルールとして理解されており、
これらのグラフ（それゆえに、それらが表わすプログラ
ム）は、非常に簡単な特性のプロセッサによって、整理
編集とて知られている処理において評価される。そのよ
うな整理編集プロセッサは、゛変数を含まない適応可能
な言語コードを用いるツリー状のグラフとして記憶され
たプログラムを実行するための整理編集プロセッサ（Ｒ
ｅｄｕｃｔｉｏｎＰ ｒｏｃｅｓｓｏｒ ｆｏｒ Ｅ
ｘｅｃｕＮｎｇ ｐ ｒｏｇｒａｍｓＳｔｏｒｅｄ
ａｓ Ｔｒｅｅｌｉｋｅ Ｇｒａｐｈｓ Ｅｍｐｌ
ｏｙｉｒ＋ｇＶａｒ＋ａｂｌ［１−Ｆｒｅｅ Ａｐｐ＋
ｔｃａｔｔｖｅ Ｌａｎ（ＩＩＩａＯｅＱｏｄｅｓ）
”と題された３ｏ１ｔｏｎ ｅｔ ａｌ、による米国特
許第４．４４．７，８７５号において開示されている。
整理編集処理の詳細は、Ｔ ｕｒｎｅｒの論文において
見出されるが、簡単な例が有用である。第１八図ないし
第１Ｄ図（よ、ＳＡＳ＋−プログラムを表わすグラフの
整理編集を描いている。
見出されるが、簡単な例が有用である。第１八図ないし
第１Ｄ図（よ、ＳＡＳ＋−プログラムを表わすグラフの
整理編集を描いている。
サクセリ−（ｓｕｃｃｅｓｓｏｒ ） ２ここで、
ザクヒサｘ−１＋ｘ
このプログラムは、コンビネータの表現ＣＩ２ ＜プラ
ス１） に翻訳（コンパイル）され、この表現は、第１Ａ図のグ
ラフによって表わされている。このグラフの連続的な変
換は、次のものを生じる。
ス１） に翻訳（コンパイル）され、この表現は、第１Ａ図のグ
ラフによって表わされている。このグラフの連続的な変
換は、次のものを生じる。
Ｃルール（第１Ｂ図）を用いる、ｌ（プラス１）■ルー
ル（第１Ｃ図）を用いる、プラス１２プラスルール（第
１Ｄ図）を用いる、３グラフを減少させるために実行さ
れる置換は、レジスタファイルにおける一方のロケーシ
ョンから他方のロケーションにシフ１−される、ポイン
タおよびコンビネータコードのような、い（つかの異な
るデータの操作を要求する。上述の３０１ｔＯｎｅｔ
ａｌ、の出願において開示された実施例において、各グ
ラフー整理編集ステップは、レジスターファイルの転送
のシーケンスを要求する。しかしながら、多くの場合、
レジスタ間で要求された転送は、結果として速度の増大
をもたらしながら、同時に実行され得る。
ル（第１Ｃ図）を用いる、プラス１２プラスルール（第
１Ｄ図）を用いる、３グラフを減少させるために実行さ
れる置換は、レジスタファイルにおける一方のロケーシ
ョンから他方のロケーションにシフ１−される、ポイン
タおよびコンビネータコードのような、い（つかの異な
るデータの操作を要求する。上述の３０１ｔＯｎｅｔ
ａｌ、の出願において開示された実施例において、各グ
ラフー整理編集ステップは、レジスターファイルの転送
のシーケンスを要求する。しかしながら、多くの場合、
レジスタ間で要求された転送は、結果として速度の増大
をもたらしながら、同時に実行され得る。
これらの変換のうちの１つを実行した後に、プロセッサ
は、次の変換の位置（゛′リデツクス（ｒｅｄｅＸ ）
”と呼ばれる）を求めてグラフを横切らなければなら
ない。このサーチ期間中に、ノードは試験されかつノー
ドの左側がポインタまたはコンビネータを表わすかどう
かを判断するなどの、種々のテストが実行される。再度
、［３０１ｔＯｎ ｅｔ ａｌ、の出願において開示さ
れた装置において、これらのテストは逐次的に行なわれ
なければならないが：多くの場合、これらのテストは同
時に実行され得る。
は、次の変換の位置（゛′リデツクス（ｒｅｄｅＸ ）
”と呼ばれる）を求めてグラフを横切らなければなら
ない。このサーチ期間中に、ノードは試験されかつノー
ドの左側がポインタまたはコンビネータを表わすかどう
かを判断するなどの、種々のテストが実行される。再度
、［３０１ｔＯｎ ｅｔ ａｌ、の出願において開示さ
れた装置において、これらのテストは逐次的に行なわれ
なければならないが：多くの場合、これらのテストは同
時に実行され得る。
この発明の目的は、一連の置換を介して２進的に方法付
けられたグラフの評価のための改善された処理システム
を提供することである。
けられたグラフの評価のための改善された処理システム
を提供することである。
この発明の他の目的は、いくつかの同時的なレジスタの
転送によって各置換が実行されるようなプロセッサを提
供することである。
転送によって各置換が実行されるようなプロセッサを提
供することである。
さらに、この発明の他の目的は、制御セクションがファ
イルを構成する各レジスタ間のレジスタ内容の特定の同
時転送を選択するような整理編集プロセッサに対する改
善されたレジスタファイルおよび制御セクションを提供
することである。
イルを構成する各レジスタ間のレジスタ内容の特定の同
時転送を選択するような整理編集プロセッサに対する改
善されたレジスタファイルおよび制御セクションを提供
することである。
ｌ艶匹１」
上述の目的を達成するために、この発明は、適応可能な
言語の整理編集プロセッサに用いるためのレジスタファ
イルおよび制御セクションに存する。この制御セクショ
ンは、レジスタファイルにおける種々のレジスタに結合
されて条件を検出しかつ関数の置換に必要とされる種々
のレジスタ転送を選択する。
言語の整理編集プロセッサに用いるためのレジスタファ
イルおよび制御セクションに存する。この制御セクショ
ンは、レジスタファイルにおける種々のレジスタに結合
されて条件を検出しかつ関数の置換に必要とされる種々
のレジスタ転送を選択する。
この発明の特徴は、２進的に方向イ」けられたグラフと
して表わされる適応可能な言語のプログラムを評価する
つもりである整理編集プロセッサに対する並列レジスタ
転送機構および制御セクションにある。
して表わされる適応可能な言語のプログラムを評価する
つもりである整理編集プロセッサに対する並列レジスタ
転送機構および制御セクションにある。
この発明の上述のおよび他の目的、利点および特徴は、
図面に関連して以下の明細書を調べることによって容易
に明白となるであろう。
図面に関連して以下の明細書を調べることによって容易
に明白となるであろう。
１の な説明
この発明を利用するシステムは第２図に描かれている。
主要なエレメントはグラフマネジャー１０であり、これ
は減少されるべきグラフのいくつかのノードを蓄えかつ
これらのノードを操作させてグラフの整理編集に必要な
一連の置換を実行させるデータセクションを含んでいる
。このシステムは、グラフのノードのすべてに対する記
憶をもたらすシステムメモリ１１と、それが待機してい
るそのアドレスがグラフマネジャーによって用いられる
未使用のワードに対するシステムメモリをスギャンする
アロケータ１２とを含んでいる。このアロケータはまた
、待機されているアドレス数の計数値を維持する。サー
ビスプロセッザ１３はホストプロセッサ（図示せず）へ
の広範囲のデータ転送を支持し；それはまた浮動少数点
演算能力を提供している。
は減少されるべきグラフのいくつかのノードを蓄えかつ
これらのノードを操作させてグラフの整理編集に必要な
一連の置換を実行させるデータセクションを含んでいる
。このシステムは、グラフのノードのすべてに対する記
憶をもたらすシステムメモリ１１と、それが待機してい
るそのアドレスがグラフマネジャーによって用いられる
未使用のワードに対するシステムメモリをスギャンする
アロケータ１２とを含んでいる。このアロケータはまた
、待機されているアドレス数の計数値を維持する。サー
ビスプロセッザ１３はホストプロセッサ（図示せず）へ
の広範囲のデータ転送を支持し；それはまた浮動少数点
演算能力を提供している。
先行技術のシステムのグラフ整理編集手法に関する特定
の問題は、再度第１八図ないし第１Ｄ図を参照してより
良好に描かれている。第１Ａ図におけるグラフの第１Ｂ
図におけるグラフへの変換において、ノードｂの右側の
セルの内容は、ノードａの右側のセルに転送されなけれ
ばならず、ノードＣの右側のセルは、ノードｔの左側の
セルに転送されなければならず、ざらにノードａの右側
のセルはノードｆの右側のセルに転送されなければなら
ないということが評価されるであろう。先行技術の整理
編集プロセッサにおいて、この一連の転送は、逐次的に
実行され、同様の一連の転送が実行されて第１Ｂ図のグ
ラフを第１Ｃ図のグラフに減少させる。この発明の目的
は、レジスタ転送の各シーケンスがそれによって同時に
実行され整理編集処理の効率を高める並列レジスター転
送機構を提供することである。
の問題は、再度第１八図ないし第１Ｄ図を参照してより
良好に描かれている。第１Ａ図におけるグラフの第１Ｂ
図におけるグラフへの変換において、ノードｂの右側の
セルの内容は、ノードａの右側のセルに転送されなけれ
ばならず、ノードＣの右側のセルは、ノードｔの左側の
セルに転送されなければならず、ざらにノードａの右側
のセルはノードｆの右側のセルに転送されなければなら
ないということが評価されるであろう。先行技術の整理
編集プロセッサにおいて、この一連の転送は、逐次的に
実行され、同様の一連の転送が実行されて第１Ｂ図のグ
ラフを第１Ｃ図のグラフに減少させる。この発明の目的
は、レジスタ転送の各シーケンスがそれによって同時に
実行され整理編集処理の効率を高める並列レジスター転
送機構を提供することである。
先行技術のシステムに関する他の問題は、整理編集処理
を導く状態のテストに関している。第１Ａ図のリデック
スが転送され得る前に、プロセッサは、いくつかの条件
がホールドすることを判断しなければならない。先行技
術のプロセッサにおいて、これらの条件は逐次的にテス
トされ、各テストの結果は、２−ウェイブランチの一方
の経路を選択するために用いられる。この発明の他の目
的は、いくつかの条件がそれによって同時にテストされ
てマルチウェイブランチの単一経路を選択する条件テス
ト機構を提供することである。
を導く状態のテストに関している。第１Ａ図のリデック
スが転送され得る前に、プロセッサは、いくつかの条件
がホールドすることを判断しなければならない。先行技
術のプロセッサにおいて、これらの条件は逐次的にテス
トされ、各テストの結果は、２−ウェイブランチの一方
の経路を選択するために用いられる。この発明の他の目
的は、いくつかの条件がそれによって同時にテストされ
てマルチウェイブランチの単一経路を選択する条件テス
ト機構を提供することである。
１の僅 な量明
第２図のグラフマネジャー１０は、第３図においてより
詳細に示されており、アロケータ１２との通信を含んで
いる。このグラフマネジャーは、データセクション２０
と、条件コンセントレータ２１と、制御セクシヨン２２
とを含んでいる。
詳細に示されており、アロケータ１２との通信を含んで
いる。このグラフマネジャーは、データセクション２０
と、条件コンセントレータ２１と、制御セクシヨン２２
とを含んでいる。
データセクシ」ン２ｏは、減少されているグラフの一部
分をストアし、かつその中の種々のレジスタ間でフィー
ルドを同時に転送させる。これらのフィールドのうちの
いくつかの値は、以下に説明される理由で条件コンセン
トレータ２１に送られる。このデータセクションは、第
４図により詳細に示されており、さらにそのレジスタフ
ァイルは第７八図ないし第７Ｆ図において詳細に示され
ている。
分をストアし、かつその中の種々のレジスタ間でフィー
ルドを同時に転送させる。これらのフィールドのうちの
いくつかの値は、以下に説明される理由で条件コンセン
トレータ２１に送られる。このデータセクションは、第
４図により詳細に示されており、さらにそのレジスタフ
ァイルは第７八図ないし第７Ｆ図において詳細に示され
ている。
制御セクション２２は、ステートマシンのためのマイク
ロプログラムがその中にストアされる書込可能な制御ス
トローブ２２ｂを伴なった簡単なステートマシンである
。マイクロ命令アドレスは、条件コンセントレータ２１
から受取られた変位フィールドをつなぐことによって発
生し、制御レジスタ２２ａにおける次のアドレスフィー
ルドはさらに選択されたマイクロ命令を受取る。
ロプログラムがその中にストアされる書込可能な制御ス
トローブ２２ｂを伴なった簡単なステートマシンである
。マイクロ命令アドレスは、条件コンセントレータ２１
から受取られた変位フィールドをつなぐことによって発
生し、制御レジスタ２２ａにおける次のアドレスフィー
ルドはさらに選択されたマイクロ命令を受取る。
第４図に描かれている、第３図のデータセクション２０
の構成は、レジスタファイル３０を含み、このレジスタ
ファイル３０は、グラフの置換を実行するレジスタ間の
並列転送に対する基本的な機構である。また、第４図に
示されているのは経路バッファ５０であり、これはレジ
スタファイル３０にストアされたノードの前身をストア
するために用いられるスタックメモリである。レジスタ
フアイルおよび経路バッファの双方は、第７八図ないし
第７Ｆ図に関連して以下により完全に説明されている。
の構成は、レジスタファイル３０を含み、このレジスタ
ファイル３０は、グラフの置換を実行するレジスタ間の
並列転送に対する基本的な機構である。また、第４図に
示されているのは経路バッファ５０であり、これはレジ
スタファイル３０にストアされたノードの前身をストア
するために用いられるスタックメモリである。レジスタ
フアイルおよび経路バッファの双方は、第７八図ないし
第７Ｆ図に関連して以下により完全に説明されている。
第４図の演算ロジックユニット３２は、簡単な演算子を
実行するが、バスインターフェイスユニット３１は、シ
ステムメモリおよびシステムの他のユニットと通信する
。
実行するが、バスインターフェイスユニット３１は、シ
ステムメモリおよびシステムの他のユニットと通信する
。
第３図の条件コンセントレータ２１は、第５図において
より詳細に説明されている。それは、演算ロジックユニ
ット３２、アロケータ１２およびナービスプロセッサ１
３から入力を受取るとともに、正規のファイル３０から
も入力を受取る。これらの入力は１３のパ条件グループ
″に分類される。各ガード（Ｏｌｌａｒｄ ）ジェネレ
ータ４．Ｏａないし４０ｍは、条件グループを１組のガ
ードにマツピングする。これは、以下により詳細に説明
される。テストサイクル期間中に、各ガードジェネレー
タは、そのガードのサブセットをガードバス４１に向け
、このガードパス４１は、優先順位エンコーダ４２への
入力である１６−ラインのオーブンコレクタバスである
。優先順位エンコーダの出力は４ビツト幅であり、最も
高い優先順位の真のガードを特定し、ここでラインＯ」
−のガードは最も高い優先順位を有しており、ライン１
５上のガードは最も低い優先順位を有している。この出
力は、第３図の制御レジスタ２２ａからのベースアドレ
スとつながって制御記憶装置２２＋１において次のマイ
クロ命令のアドレスを発生でる変位値として用いられる
。
より詳細に説明されている。それは、演算ロジックユニ
ット３２、アロケータ１２およびナービスプロセッサ１
３から入力を受取るとともに、正規のファイル３０から
も入力を受取る。これらの入力は１３のパ条件グループ
″に分類される。各ガード（Ｏｌｌａｒｄ ）ジェネレ
ータ４．Ｏａないし４０ｍは、条件グループを１組のガ
ードにマツピングする。これは、以下により詳細に説明
される。テストサイクル期間中に、各ガードジェネレー
タは、そのガードのサブセットをガードバス４１に向け
、このガードパス４１は、優先順位エンコーダ４２への
入力である１６−ラインのオーブンコレクタバスである
。優先順位エンコーダの出力は４ビツト幅であり、最も
高い優先順位の真のガードを特定し、ここでラインＯ」
−のガードは最も高い優先順位を有しており、ライン１
５上のガードは最も低い優先順位を有している。この出
力は、第３図の制御レジスタ２２ａからのベースアドレ
スとつながって制御記憶装置２２＋１において次のマイ
クロ命令のアドレスを発生でる変位値として用いられる
。
ノードフォーマット
上述のように、第６図は、ＳＫ−グラフのノードが、シ
ステムメモリ１１と、レジスタファイル３０の種々のレ
ジスタと、経路バッファ５０との中に存在するフォーマ
ットを描いている。各ノードは、４ピッ１−のノード−
タイプのフィールド（ＮＴ）と、各３０ピツ１〜の左お
よび右側のセルのフィールド（ＬＣおよびＲＣ）とを含
んでいる。
ステムメモリ１１と、レジスタファイル３０の種々のレ
ジスタと、経路バッファ５０との中に存在するフォーマ
ットを描いている。各ノードは、４ピッ１−のノード−
タイプのフィールド（ＮＴ）と、各３０ピツ１〜の左お
よび右側のセルのフィールド（ＬＣおよびＲＣ）とを含
んでいる。
左側および右側のヒルのフィールドはさらに、２ビツト
のセル−タイプのフィールド（Ｃ：Ｔ）と、４ビツトの
サブタイプフィールド（ＳＴ）と、２４ビツトの内容フ
ィールド（Ｃ）とに細別される。
のセル−タイプのフィールド（Ｃ：Ｔ）と、４ビツトの
サブタイプフィールド（ＳＴ）と、２４ビツトの内容フ
ィールド（Ｃ）とに細別される。
種々のＳ’ Ｋ演算子および値は、これらのフィールド
の特定の値の組合わせとしてコード化される。
の特定の値の組合わせとしてコード化される。
並列レジスター転送
第４図に描かれたデータセクションのレジスタファイル
３１は、相互接続ネットワーク５９の要約された表現と
ともに第７Ａ図に詳細に示されている。総合的な相互接
続ネットワークを形成するようにその上に張られた実際
には４つのクロスバ−ネットワークであるネットワーク
５９の複雑さのために、この表現は要約されている。第
７０図ないし第７Ｆ図は、別々のクロスバ−ネットワー
クの各々に対する現実の出所および行先を示すテーブル
であり、第７Ｂ図は、以下により完全に示されるように
、これらのネットワークの複合物を表わすテーブルであ
る。
３１は、相互接続ネットワーク５９の要約された表現と
ともに第７Ａ図に詳細に示されている。総合的な相互接
続ネットワークを形成するようにその上に張られた実際
には４つのクロスバ−ネットワークであるネットワーク
５９の複雑さのために、この表現は要約されている。第
７０図ないし第７Ｆ図は、別々のクロスバ−ネットワー
クの各々に対する現実の出所および行先を示すテーブル
であり、第７Ｂ図は、以下により完全に示されるように
、これらのネットワークの複合物を表わすテーブルであ
る。
レジスタＲ，ＦおよびＮＮＡを除いて、第７Ａ図のレジ
スタは、第６図に示されたタイプのノードを保持するよ
うに設計されている。バッファレジスタＢ Ｏ−８３’
（レジスタ５１ａ−ｃ’、５２ａ−ｃ 、 ５３ａ
−ｃ 、 ５４ａ −ｃ ）は、各々１つのノードをス
トアし、さらに、通常は、減少されているグラフのリデ
ックスを含んでいる。レジスタＴ （５５ａ −ｃ ）
はまた、・１つのノードをストアし、さらに複雑な変換
期間中に一時的な記憶手段として用いられる。前述のよ
うに、経路バッファ（５０ａ −ｃ ）は、データセク
ションにおけるノードの前身であるノードを保持するた
めに用いられるスタックメモリである。この経路バッフ
ァは、最大で２０４８のノードを保持することができる
。
スタは、第６図に示されたタイプのノードを保持するよ
うに設計されている。バッファレジスタＢ Ｏ−８３’
（レジスタ５１ａ−ｃ’、５２ａ−ｃ 、 ５３ａ
−ｃ 、 ５４ａ −ｃ ）は、各々１つのノードをス
トアし、さらに、通常は、減少されているグラフのリデ
ックスを含んでいる。レジスタＴ （５５ａ −ｃ ）
はまた、・１つのノードをストアし、さらに複雑な変換
期間中に一時的な記憶手段として用いられる。前述のよ
うに、経路バッファ（５０ａ −ｃ ）は、データセク
ションにおけるノードの前身であるノードを保持するた
めに用いられるスタックメモリである。この経路バッフ
ァは、最大で２０４８のノードを保持することができる
。
ＦおよびＲ（レジスタ５６および５７）は、各々１つの
セルをストアし、さらにグラフの通過期間中に主に用い
られ、ＮＮＡ （レジスタ５８）は、未使用のノードの
アドレスをストアし、さらに２４ビツト幅である。
セルをストアし、さらにグラフの通過期間中に主に用い
られ、ＮＮＡ （レジスタ５８）は、未使用のノードの
アドレスをストアし、さらに２４ビツト幅である。
これらのレジスタに加えて、レジスタファイルの中への
およびレジスタファイルから外へのいくつかのバスが存
在し、さらにこれらは第７Ｂ図ないし第７Ｆ図において
説明されている。バッフ１ポート（ＢＰババス０）は、
バッファレジスタＢ３から経路バツファヘノードを転送
するのに用いられる双方向ボートである。ＢＰババス０
はまた、経路バッファからＢ３またはＴレジスタファイ
ルを転送するのに用いられる。どのサイクルの期間中に
も、ＢＰババス０は、データセクションの中へまたはデ
ータセクションの外へデータを転送することができるが
、双方を実行することはできない。
およびレジスタファイルから外へのいくつかのバスが存
在し、さらにこれらは第７Ｂ図ないし第７Ｆ図において
説明されている。バッフ１ポート（ＢＰババス０）は、
バッファレジスタＢ３から経路バツファヘノードを転送
するのに用いられる双方向ボートである。ＢＰババス０
はまた、経路バッファからＢ３またはＴレジスタファイ
ルを転送するのに用いられる。どのサイクルの期間中に
も、ＢＰババス０は、データセクションの中へまたはデ
ータセクションの外へデータを転送することができるが
、双方を実行することはできない。
データボート（ＤＰババス１）は、外部データバスとレ
ジスタファイルとの間でノードを転送するために用いら
れる双方向ボートである。このボートを含むデータ転送
は、データポートが出所および行先に同時になることが
できないということを除いて、レジスタとの転送と同じ
である。中でも、データポート６１は、システムメモリ
へのボートとして機能する。
ジスタファイルとの間でノードを転送するために用いら
れる双方向ボートである。このボートを含むデータ転送
は、データポートが出所および行先に同時になることが
できないということを除いて、レジスタとの転送と同じ
である。中でも、データポート６１は、システムメモリ
へのボートとして機能する。
アドレスボート（ＡＳバス６２）は、内容フィールドを
アドレスバスに転送するのに用いられる単方向ボートで
ある。このボートにおけるデータは、システムメモリを
アドレスするために用いられる。このボートを含むデー
タ転送は、アドレスボートが行先にしかなり得ないとい
うことを除いて、レジスタとの転送と同一である。
アドレスバスに転送するのに用いられる単方向ボートで
ある。このボートにおけるデータは、システムメモリを
アドレスするために用いられる。このボートを含むデー
タ転送は、アドレスボートが行先にしかなり得ないとい
うことを除いて、レジスタとの転送と同一である。
新しいノードポー１〜（ＮＮＰバス６４〉は、ＮＮＡレ
ジスタ５８を、その前身によってもたらされたアドレス
で満すために用いられる単方向ボートである。このボー
トは、データセクションにお【プる他のどのレジタによ
ってもアクセスづ−ることはできない。
ジスタ５８を、その前身によってもたらされたアドレス
で満すために用いられる単方向ボートである。このボー
トは、データセクションにお【プる他のどのレジタによ
ってもアクセスづ−ることはできない。
相互接続ネットワーク５９の機能は、もちろん、データ
セクションのレジスタおよびボートを相互接続すること
である。上）ホのように、第７Ａ図は、ネットワーク５
９が４つのクロスバ−ネットワークで現実に構成され、
その各々それ自身の出所、行先および制御の組を有して
いるというように要約されている。これらのクロスバ−
の１つにおける各行先は、その入力においてｎ−人ノノ
マルチプレク４ノーを有しており、ここでｎは、その行
先に対する可能な出所の数に等しい。各マルチプレクサ
に対１−る別々の制御情報は、制御レジスタ２２ａによ
って与えられる。この態様で、それぞれの行先は、その
内容を同時に受取り、さらにどのレジスタも１つ以上の
行先に対する出所となり得る。
セクションのレジスタおよびボートを相互接続すること
である。上）ホのように、第７Ａ図は、ネットワーク５
９が４つのクロスバ−ネットワークで現実に構成され、
その各々それ自身の出所、行先および制御の組を有して
いるというように要約されている。これらのクロスバ−
の１つにおける各行先は、その入力においてｎ−人ノノ
マルチプレク４ノーを有しており、ここでｎは、その行
先に対する可能な出所の数に等しい。各マルチプレクサ
に対１−る別々の制御情報は、制御レジスタ２２ａによ
って与えられる。この態様で、それぞれの行先は、その
内容を同時に受取り、さらにどのレジスタも１つ以上の
行先に対する出所となり得る。
相互接続ネットワークを構成する４つのクロスバ−ネッ
トワークは、ノードタイプ（第７Ｃ図）、セルタイプ（
第７Ｄ図）、サブタイプ〈第７Ｅ図）および内容（第７
Ｆ図）ネットワークである。第７Ｂ図は、これらの４つ
のネットワークの複合物である。これらの図は、各ネッ
トワークの接続パターンを示している。行先は、テーブ
ルの最上部に表示された列である。出所はテーブルの行
を形成し、さらに左側に表示されている。Ｘは、出所と
行先との間の接続を示している。たとえば、第７Ｂ図に
おいて、ＮＮＡ列を下方に読んでいくと、第７Ａ図のＮ
ＮΔレジスタ５８が１つの出所、すなわちＮＮＰバス６
４のみを有しているということが判断され得る。逆に、
行を横切って読むことによって、いずれかの特定の出所
に対して許された行先が判断され得る。
トワークは、ノードタイプ（第７Ｃ図）、セルタイプ（
第７Ｄ図）、サブタイプ〈第７Ｅ図）および内容（第７
Ｆ図）ネットワークである。第７Ｂ図は、これらの４つ
のネットワークの複合物である。これらの図は、各ネッ
トワークの接続パターンを示している。行先は、テーブ
ルの最上部に表示された列である。出所はテーブルの行
を形成し、さらに左側に表示されている。Ｘは、出所と
行先との間の接続を示している。たとえば、第７Ｂ図に
おいて、ＮＮＡ列を下方に読んでいくと、第７Ａ図のＮ
ＮΔレジスタ５８が１つの出所、すなわちＮＮＰバス６
４のみを有しているということが判断され得る。逆に、
行を横切って読むことによって、いずれかの特定の出所
に対して許された行先が判断され得る。
コンセントレータ
第５図に示された条件コンセントレータは、１６に達す
るガードを同時にテストし、このテストの結果に従って
マルチウェイブランチのうちから１つの経路を選択する
。マシンの他の部分からの信号は、１３の条件グループ
に分類され、これはガードジェネレータ４０ａ−ｍへの
入力として機能する。これらの信号の例は、データセク
ションレジスタＢＯ−８３（第７Ａ図におけるレジスタ
５１ａ −５４８）からのノードタイプフィールド、レ
ジスタＢＯ，ＲＣ−Ｂ３．ＲＣ（レジスタ５１Ｃ−５４
１＞からのセル−タイプおよびサブタイプフィールド、
およびＡ Ｌ Ｕからの条件コードを含んでいる。
るガードを同時にテストし、このテストの結果に従って
マルチウェイブランチのうちから１つの経路を選択する
。マシンの他の部分からの信号は、１３の条件グループ
に分類され、これはガードジェネレータ４０ａ−ｍへの
入力として機能する。これらの信号の例は、データセク
ションレジスタＢＯ−８３（第７Ａ図におけるレジスタ
５１ａ −５４８）からのノードタイプフィールド、レ
ジスタＢＯ，ＲＣ−Ｂ３．ＲＣ（レジスタ５１Ｃ−５４
１＞からのセル−タイプおよびサブタイプフィールド、
およびＡ Ｌ Ｕからの条件コードを含んでいる。
各ガードジェネレータは、その入力から１組のガードを
発生する。このガードは単に、選択された項の積のブー
ル代数の和である。たとえば、そのメンバーどして項Ａ
、ＢおよびＣを有する条件グループを考える。このグル
ープから発生し得るガードは、次のものを含む。
発生する。このガードは単に、選択された項の積のブー
ル代数の和である。たとえば、そのメンバーどして項Ａ
、ＢおよびＣを有する条件グループを考える。このグル
ープから発生し得るガードは、次のものを含む。
Ａ ＡＮＤ Ｂ ＡＮＤ Ｃ
Ａ ＯＲＢ ＯＲＣ
（Ａ ＡＮＤ Ｂ） ＯＲ（Ａ ＡＮ
Ｄ Ｃ）（／Ａ ＡＮＤ ／Ｂ） Ｏ
Ｒ／Ｃ各ガードジェネレータ出力は、ガードバス４１に
おける１６のラインのうちの１つに接続されている。制
御レジスタ２２ａからの各ガードジェネレータへの制御
入力は、能動化されるべき出力を選択する。ガードパス
４１はオーブンコレクタバスであるので、いくつかのガ
ードジェネレータは、同一ライン上のガードを同時に能
動化することができ、これによって個別的な条件グルー
プからの個々のガードの総和であるガードを許容する。
Ｄ Ｃ）（／Ａ ＡＮＤ ／Ｂ） Ｏ
Ｒ／Ｃ各ガードジェネレータ出力は、ガードバス４１に
おける１６のラインのうちの１つに接続されている。制
御レジスタ２２ａからの各ガードジェネレータへの制御
入力は、能動化されるべき出力を選択する。ガードパス
４１はオーブンコレクタバスであるので、いくつかのガ
ードジェネレータは、同一ライン上のガードを同時に能
動化することができ、これによって個別的な条件グルー
プからの個々のガードの総和であるガードを許容する。
各ジェネレータにおけるガードに対する組合わせの方程
式は、用いられる特定のマイクロプログラムの関数であ
り、さらにマイクロプログラムがコンパイルされるとき
に決定される。
式は、用いられる特定のマイクロプログラムの関数であ
り、さらにマイクロプログラムがコンパイルされるとき
に決定される。
ガードパス４１は、優先順位エンコーダ４２への入力で
ある。このエンコードの出力は、バス４１上の最も高い
優先順位の真のガードを特定する４ビット変位４４であ
り、ここでラインＯは最も高い優先順位を有しておりか
つライン１５は最も低い優先順位を有している。この変
位は、制御レジスタ２２ａからのベースアドレスに結合
されて次のマイクロ命令のアドレスを得る。この方法で
、１６−ウェイに達するブランチが１つの命令サイクル
で実行され得る。
ある。このエンコードの出力は、バス４１上の最も高い
優先順位の真のガードを特定する４ビット変位４４であ
り、ここでラインＯは最も高い優先順位を有しておりか
つライン１５は最も低い優先順位を有している。この変
位は、制御レジスタ２２ａからのベースアドレスに結合
されて次のマイクロ命令のアドレスを得る。この方法で
、１６−ウェイに達するブランチが１つの命令サイクル
で実行され得る。
屹１
２進的に方向イ４けられたグラフどしてストアされた変
数を含まない適応可能な言５Ｒの表現を評価するのに用
いられる並列レジスター転送機構および制御セクション
が以上のように開示された。この表現は、その結果が得
られるまで一連の変換を介して減少される。整理編集処
理期間中に、プロセッサはメモリへおよびメモリからノ
ードを転送し、これらのノード上で種々のオペレーショ
ンを実行する。このプロセッサはまた、メモリに新しい
ノードを作り出しかつ未使用のものを削除することがで
きる。この発明によると、各整理編集は、先行技術のシ
ステムにりもはるかに速いステップで実行され得る。
数を含まない適応可能な言５Ｒの表現を評価するのに用
いられる並列レジスター転送機構および制御セクション
が以上のように開示された。この表現は、その結果が得
られるまで一連の変換を介して減少される。整理編集処
理期間中に、プロセッサはメモリへおよびメモリからノ
ードを転送し、これらのノード上で種々のオペレーショ
ンを実行する。このプロセッサはまた、メモリに新しい
ノードを作り出しかつ未使用のものを削除することがで
きる。この発明によると、各整理編集は、先行技術のシ
ステムにりもはるかに速いステップで実行され得る。
この発明の一実施例が開示されたが、この発明の精神お
よび範囲から離れることなく、その中で変更および修正
がなされるということは当業者にとって明白であろう。
よび範囲から離れることなく、その中で変更および修正
がなされるということは当業者にとって明白であろう。
第１Ａ図、第１Ｂ図、第１Ｃ図および第１Ｄ図は、この
発明が向けられるタイプの２進的に方向付けられたグラ
フを表わす図である。 第２図は、この発明を用いるシステムを示す図である。 、 第３図は、この発明のグラフマネジャーセクション
の図である。 第４図は、この発明のデータセクションの図である。 第５図は、この発明の条件コンセントレータの図である
。 第６図は、グラフがそこから形成されるタイプのノード
のフォーマットを示す図である。 第７八図ないし第７Ｆ図は、この発明のレジスター転送
機構を詳細に示す図である。 図において、１０はグラフマネジャー、１１はシステム
メモリ、１２はアロケータ、１３はサービスプロセッサ
、２０はデータセクション、２１は条件コンセントレー
タ、２２は制御セクション、３０はレジスタファイル、
３１はバスインターフエイスユニツｔ−１３２は演算ロ
ジックユニット、４Ｑａ−！１１はガードジェネレータ
、４１はガードパス、４２は優先順位エンコーダ、５０
は経路バッファ、５９は相互接続ネットワーク、６０は
ＢＰババス６１はＤＰババス６２はＡＰババス６４はＮ
ＮＰバスを示す。 特許出願人 バロース・コーポレーション昭和６０年８
月８日 特、許庁長宮殿 ２、発明の名称 グラフマネジャー ３、補正をする者 事件との関係 特許出願人 住所 アメリカ合衆国、ミシガン州、デトロイトバロ
ース・ブレイス （番地なし） 名称 バロース・コーポレーション 代表者 ポペット・ジョーンズ ４、代理人 住 所 大阪市北区天神橋２丁目３番９号 八千代第一
ビル自発補正 ６、補正の対象 図面企図 ７、補正の内容 淵墨を用いて描いた図面全図を別紙のとおり。 以上 ＝ ２−
発明が向けられるタイプの２進的に方向付けられたグラ
フを表わす図である。 第２図は、この発明を用いるシステムを示す図である。 、 第３図は、この発明のグラフマネジャーセクション
の図である。 第４図は、この発明のデータセクションの図である。 第５図は、この発明の条件コンセントレータの図である
。 第６図は、グラフがそこから形成されるタイプのノード
のフォーマットを示す図である。 第７八図ないし第７Ｆ図は、この発明のレジスター転送
機構を詳細に示す図である。 図において、１０はグラフマネジャー、１１はシステム
メモリ、１２はアロケータ、１３はサービスプロセッサ
、２０はデータセクション、２１は条件コンセントレー
タ、２２は制御セクション、３０はレジスタファイル、
３１はバスインターフエイスユニツｔ−１３２は演算ロ
ジックユニット、４Ｑａ−！１１はガードジェネレータ
、４１はガードパス、４２は優先順位エンコーダ、５０
は経路バッファ、５９は相互接続ネットワーク、６０は
ＢＰババス６１はＤＰババス６２はＡＰババス６４はＮ
ＮＰバスを示す。 特許出願人 バロース・コーポレーション昭和６０年８
月８日 特、許庁長宮殿 ２、発明の名称 グラフマネジャー ３、補正をする者 事件との関係 特許出願人 住所 アメリカ合衆国、ミシガン州、デトロイトバロ
ース・ブレイス （番地なし） 名称 バロース・コーポレーション 代表者 ポペット・ジョーンズ ４、代理人 住 所 大阪市北区天神橋２丁目３番９号 八千代第一
ビル自発補正 ６、補正の対象 図面企図 ７、補正の内容 淵墨を用いて描いた図面全図を別紙のとおり。 以上 ＝ ２−
Claims (11)
- （１）変数を含まない適応可能な言語コードを用いる２
進的に方向付けられたグラフを表わす２−セルのノード
を受取る記憶手段を有し、各ノードのいくつかにおける
そのようなセルの１つは他方のノードの記憶アドレスを
含み、各ノードのいくつかにおける前記セルの他方は関
数の変数を表わすコードを含みかつ各ノードのいくつか
における前記セルの他方は関数の置換を特定する変数を
含まない演算子コードを含む整理編集処理システムにお
けるグラフマネジャーであって、 前記記憶手段に結合されて関数の置換による整理編集の
ために前記複数のノードを受取る複数のレジスタと、 前記レジスタを共に結合して前記レジスタのいくつかか
ら前記レジスタの他のものに情報のフィールドを並列に
転送する相互接続手段と、 前記ノードを含む前記レジスタの種々のフィールドに結
合されてどの関数の置換が実行されるべきかを検出しか
つそこから変位アドレスを発生する条件テスト手段と、 前記条件検出手段に結合されて前記変位アドレスを受取
り１組の制御信号を検索して前記レジスタ間の転送を能
動化し前記関数の置換を完了する制御記憶手段とを備え
た、グラフマネジャー。 - （２）前記条件テスト手段は、それぞれ前記レジスタの
うちの選択されたものに結合されて複数の情報信号のう
ちの異なるものを受信しかつ前記制御記憶手段から受信
した制御信号に応答して前記情報検出信号の異なるブー
ル組合わせを発生する１組のブールロジック回路を含む
、特許請求の範囲第１項記載のグラフマネジャー。 - （３）前記条件検出手段は、最も高い優先順位の信号ラ
インから最も低い優先順位の信号ラインへの順序で配列
された１組の信号ラインを含み、前記信号ラインの各々
は前記ブールロジック回路の組のうちの選択されたもの
に結合される、特許請求の範囲第２項記載のグラフマネ
ジャー。 - （４）前記条件テスト手段は、前記信号ラインに結合さ
れて、前記ブールロジック回路の１つまたはそれ以上か
ら１組の信号を受取る最も高い優先順位の信号ラインを
検出しかつ前記ブールロジック回路の１つまたはそれ以
上によって能動化されている最も高い優先順位の信号ラ
インのランクの形で変位アドレスを発生する優先順位コ
ード化手段を含む、特許請求の範囲第３項記載のグラフ
マネジャー。 - （５）前記相互接続手段は、前記並列情報転送のために
前記レジスタの各々を前記レジスタの他方に接続するク
ロスバーネットワークを含む、特許請求の範囲第４項記
載のグラフマネジャー。 - （６）前記複数のレジスタは、ノードのタイプを特定す
る情報を含むレジスタと、ノードの左側のセルを含むレ
ジスタと、ノードの右側のセルを含むレジスタとを有す
る、特許請求の範囲第５項記載のグラフマネジャー。 - （７）前記クロスバーネットワークは、前記レジスタの
異なるフィールドを前記レジスタの他のものの他方のフ
ィールドに結合して各フィールドのいくつかを前記他方
のレジスタに並列に転送する複数のクロスバーネットワ
ークの複合物である、特許請求の範囲第６項記載のグラ
フマネジャー。 - （８）変数を含まない適応可能な言語コードを用いる２
進的に方向付けられたグラフを表わす２−セルのノード
を受取る記憶手段を有し、各ノードのいくつかにおける
そのようなセルの１つは他方のノードの記憶アドレスを
含み、各ノードのいくつかにおける前記セルの他方は関
数の変数を表わすコードを含みかつ各ノードのいくつか
における前記セルの他方は関数の置換を特定する変数を
含まない演算子コードを含む整理編集処理システムにお
けるグラフマネジャーであって、 前記記憶手段に結合されて関数の置換による整理編集の
ために前記複数のノードを受取る複数のレジスタを備え
、 前記並列情報転送のために前記レジスタの各々を前記レ
ジスタの他方に接続するクロスバーネットワークを含み
、 前記ノードを含む前記レジスタの種々のフィールドに結
合されてどの関数の置換が実行されるべきかを検出しか
つそこから変位アドレスを発生する条件テスト手段と、 前記条件検出手段に結合されて前記変位アドレスを受取
り１組の制御信号を検索して前記レジスタ間の転送を能
動化し前記関数の置換を完了する制御記憶手段とをさら
に備えた、グラフマネジャー。 - （９）前記条件テスト手段は、それぞれ前記レジスタの
うちの選択されたものに結合されて複数の情報信号のう
ちの異なるものを受信しかつ前記制御記憶手段から受信
した制御信号に応答して前記情報検出信号の異なるブー
ル組合わせを発生する１組のブールロジック回路を含む
、特許請求の範囲第８項記載のグラフマネジャー。 - （１０）前記条件検出手段は、最も高い優先順位の信号
ラインから最も低い優先順位の信号ラインへの順序で配
列された１組の信号ラインを含み、前記信号ラインの各
々は前記ブールロジック回路の組のうちの選択されたも
のに結合される、特許請求の範囲第９項記載のグラフマ
ネジャー。 - （１１）前記条件テスト手段は、前記信号ラインに結合
されて、前記ブールロジック回路の１つまたはそれ以上
から１組の信号を受取る最も高い優先順位の信号ライン
を検出しかつ前記ブールロジック回路の１つまたはそれ
以上によって能動化されている最も高い優先順位の信号
ラインのランクの形で変位アドレスを発生する優先順位
コード化手段を含む、特許請求の範囲第１０項記載のグ
ラフマネジャー。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/617,526 US4644464A (en) | 1984-06-05 | 1984-06-05 | Graph manager for a reduction processor evaluating programs stored as binary directed graphs employing variable-free applicative language codes |
| US617526 | 1984-06-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6134629A true JPS6134629A (ja) | 1986-02-18 |
| JPH0381178B2 JPH0381178B2 (ja) | 1991-12-27 |
Family
ID=24473991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11964285A Granted JPS6134629A (ja) | 1984-06-05 | 1985-05-31 | グラフマネジャー |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4644464A (ja) |
| EP (1) | EP0164996A3 (ja) |
| JP (1) | JPS6134629A (ja) |
| CA (1) | CA1229175A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6134631A (ja) * | 1984-06-05 | 1986-02-18 | ユニシス・コーポレイション | 整理編集プロセツサ |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB8316463D0 (en) * | 1983-06-16 | 1983-07-20 | Secr Defence | Priority resolution in bus oriented computer systems |
| US4654780A (en) * | 1984-06-05 | 1987-03-31 | Burroughs Corporation | Parallel register transfer mechanism for a reduction processor evaluating programs stored as binary directed graphs employing variable-free applicative language codes |
| US4734848A (en) * | 1984-07-17 | 1988-03-29 | Hitachi, Ltd. | Combination reduction processing method and apparatus |
| US5047918A (en) * | 1985-12-31 | 1991-09-10 | Tektronix, Inc. | File management system |
| US4922413A (en) * | 1987-03-24 | 1990-05-01 | Center For Innovative Technology | Method for concurrent execution of primitive operations by dynamically assigning operations based upon computational marked graph and availability of data |
| SE9002558D0 (sv) * | 1990-08-02 | 1990-08-02 | Carlstedt Elektronik Ab | Processor |
| DE4430195B4 (de) * | 1993-12-13 | 2004-09-23 | Hewlett-Packard Co. (N.D.Ges.D.Staates Delaware), Palo Alto | Verfahren zur Auswertung von Booleschen Ausdrücken |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60119643A (ja) * | 1983-12-01 | 1985-06-27 | Matsushita Electric Ind Co Ltd | 光検出器 |
| JPS60119644A (ja) * | 1983-12-01 | 1985-06-27 | Toshiba Corp | 光学ヘッド |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SU613401A1 (ru) * | 1976-07-07 | 1978-06-30 | Предприятие П/Я В-2892 | Запоминающее устройство |
| US4463421A (en) * | 1980-11-24 | 1984-07-31 | Texas Instruments Incorporated | Serial/parallel input/output bus for microprocessor system |
| IT1134780B (it) * | 1980-12-18 | 1986-08-13 | Honeywell Inf Systems | Unita' di controllo microprogrammata con rete di salti multipli |
| US4447875A (en) * | 1981-07-07 | 1984-05-08 | Burroughs Corporation | Reduction processor for executing programs stored as treelike graphs employing variable-free applicative language codes |
| US4615003A (en) * | 1984-06-05 | 1986-09-30 | Burroughs Corporation | Condition concentrator and control store for a reduction processor evaluating programs stored as binary directed graphs employing variable-free applicative language codes |
| US4654780A (en) * | 1984-06-05 | 1987-03-31 | Burroughs Corporation | Parallel register transfer mechanism for a reduction processor evaluating programs stored as binary directed graphs employing variable-free applicative language codes |
-
1984
- 1984-06-05 US US06/617,526 patent/US4644464A/en not_active Expired - Lifetime
-
1985
- 1985-05-31 JP JP11964285A patent/JPS6134629A/ja active Granted
- 1985-06-04 CA CA000483115A patent/CA1229175A/en not_active Expired
- 1985-06-04 EP EP85303931A patent/EP0164996A3/en not_active Withdrawn
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60119643A (ja) * | 1983-12-01 | 1985-06-27 | Matsushita Electric Ind Co Ltd | 光検出器 |
| JPS60119644A (ja) * | 1983-12-01 | 1985-06-27 | Toshiba Corp | 光学ヘッド |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6134631A (ja) * | 1984-06-05 | 1986-02-18 | ユニシス・コーポレイション | 整理編集プロセツサ |
| JPH073655B2 (ja) * | 1984-06-05 | 1995-01-18 | バロ−ス・コ−ポレ−シヨン | 整理編集プロセツサ |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0164996A3 (en) | 1989-08-30 |
| JPH0381178B2 (ja) | 1991-12-27 |
| CA1229175A (en) | 1987-11-10 |
| EP0164996A2 (en) | 1985-12-18 |
| US4644464A (en) | 1987-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2109333C1 (ru) | Цифровой компьютер с возможностью параллельного выполнения двух и более команд | |
| Dennis et al. | A preliminary architecture for a basic data-flow processor | |
| Emam et al. | The architectural features and implementation techniques of the multicell CASSM | |
| JPS61276031A (ja) | デ−タ処理装置 | |
| US4145733A (en) | Data processing apparatus for highly parallel execution of stored programs | |
| US4149240A (en) | Data processing apparatus for highly parallel execution of data structure operations | |
| EP0010934A1 (en) | An information handling system | |
| US8239660B2 (en) | Processor with automatic scheduling of operations | |
| JP2006509306A (ja) | 関係アプリケーションへのデータ処理システム相互参照用セルエンジン | |
| JPH0814801B2 (ja) | プログラマブルアクセスメモリ | |
| Arvind et al. | A multiple processor data flow machine that supports generalized procedures | |
| US5125097A (en) | Data flow type information processors where data packets pass through plurality of merging and branching portions of the internal path | |
| JPS6134629A (ja) | グラフマネジャー | |
| US4654780A (en) | Parallel register transfer mechanism for a reduction processor evaluating programs stored as binary directed graphs employing variable-free applicative language codes | |
| JPH0724013B2 (ja) | ベクトルプロセツサ | |
| JPS6134631A (ja) | 整理編集プロセツサ | |
| CA1182579A (en) | Bus sourcing and shifter control of a central processing unit | |
| US4616315A (en) | System memory for a reduction processor evaluating programs stored as binary directed graphs employing variable-free applicative language codes | |
| Treleaven et al. | A multi-processor reduction machine for user-defined reduction languages. | |
| Tavangarian | Flag-oriented parallel associative architectures and applications | |
| EP0069314B1 (en) | A concurrent network of reduction processors for executing programs stored as treelike graphs employing vaiable-free applicative language codes | |
| US4598361A (en) | Allocator for a reduction processor evaluating programs stored as binary directed graphs employing variable-free applicative language codes | |
| US6243800B1 (en) | Computer | |
| JPS60134937A (ja) | アドレス拡張装置 | |
| Shirazi | Wddm-a wafer-scale data driven multiprocessor (flow, block driven, vlsi, architecture, performance evaluation) |