JPS5936351B2 - ダイナミツクガタメモリ ノ リフレツシユホウホウ - Google Patents
ダイナミツクガタメモリ ノ リフレツシユホウホウInfo
- Publication number
- JPS5936351B2 JPS5936351B2 JP50129872A JP12987275A JPS5936351B2 JP S5936351 B2 JPS5936351 B2 JP S5936351B2 JP 50129872 A JP50129872 A JP 50129872A JP 12987275 A JP12987275 A JP 12987275A JP S5936351 B2 JPS5936351 B2 JP S5936351B2
- Authority
- JP
- Japan
- Prior art keywords
- refresh
- memory
- dynamic memory
- cpu
- dynamic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
Description
【発明の詳細な説明】
本発明はプロセッサに付随したダイナミック型メモリの
記憶内容をリフレッシュするための方法に関するもので
ある。
記憶内容をリフレッシュするための方法に関するもので
ある。
マイクロコンピュータ等の計算機システムの主メモリに
半導体メモリを用いることは通常行なわれている。
半導体メモリを用いることは通常行なわれている。
この場合、半導体の特質を生かしたダイナミック型メモ
リ（動的記憶型メモリ）を用いる場合が多く、またその
方がコストの面でスタティック型半導体メモリを用いる
よりもはるかに有利である。ところがダイナミック型メ
モリは、一定時間（通常は数ミリ秒）で記憶内容が消失
してしまう欠点があるため、記憶内容のリフレッシュ（
刷新）を行なうことが必要である。一例として、最も一
搬的な４にワード×１ビットのダイナミック型メモリに
おいては、４にワードを６４×６４の格子状に作成し、
この６４列毎にまとめてリフレッシュを行なう方法が一
般に行なわれている。
リ（動的記憶型メモリ）を用いる場合が多く、またその
方がコストの面でスタティック型半導体メモリを用いる
よりもはるかに有利である。ところがダイナミック型メ
モリは、一定時間（通常は数ミリ秒）で記憶内容が消失
してしまう欠点があるため、記憶内容のリフレッシュ（
刷新）を行なうことが必要である。一例として、最も一
搬的な４にワード×１ビットのダイナミック型メモリに
おいては、４にワードを６４×６４の格子状に作成し、
この６４列毎にまとめてリフレッシュを行なう方法が一
般に行なわれている。
即ち６４回のリフレッシュを行なえば、１回について６
４個のメモリセルが同時にリフレッシュされるから、結
果として６４×６４＝４０９６個のセルがリフレッシュ
されたことになる。つまり上記４にワードのダイナミッ
ク型メモリには、通常１２本のアドレス線Ａ。−Ａｌｌ
が必要であり（なぜならば２１２＝４０９６だからであ
る）、このアドレス線を２群に分け、例えばアドレス線
Ａ０〜Ａ５に対して周期的にリフレッシュを行なえば、
２６＝６４のリフレッシュが行なわれるので全セルがリ
フレッシュされたことになる。この場合Ｍ−Ａ、１に関
しては考えなくてよい。上記のようなダイナミック型メ
モリを使用した装置のシステム構成図を示すのが第１図
である。
４個のメモリセルが同時にリフレッシュされるから、結
果として６４×６４＝４０９６個のセルがリフレッシュ
されたことになる。つまり上記４にワードのダイナミッ
ク型メモリには、通常１２本のアドレス線Ａ。−Ａｌｌ
が必要であり（なぜならば２１２＝４０９６だからであ
る）、このアドレス線を２群に分け、例えばアドレス線
Ａ０〜Ａ５に対して周期的にリフレッシュを行なえば、
２６＝６４のリフレッシュが行なわれるので全セルがリ
フレッシュされたことになる。この場合Ｍ−Ａ、１に関
しては考えなくてよい。上記のようなダイナミック型メ
モリを使用した装置のシステム構成図を示すのが第１図
である。
ここで１はダイナミック型メモリ、２はそのリフレッシ
ュ回路、３はダイナミック型メモリ装置全体（例えば６
４にワード）の制御装置であり、ＣＰＵ（中央処理装置
）とのやりとり等も制御回路３で行なわれる。この構成
におけるリフレッシュ方法をタイムチャートで示すと第
２図に示す如くなる。即ち第２図ａはメモリ１の動作状
況を示すもので、Ａはメモリ１のリフレッシュに要する
期間、Ｂは外部からメモリ１を使用できる期間を示す。
また第２図ｂは制御回路３からＣＰＵへ送出される一種
のレディ信号で、第２図ｂの信号レベルが”１”の時は
メモリ１がリフレツシユ中でないことを示し、ＣＰＵが
メモリ１を自由に使用できることを示している。また第
２図ｂの信号レベル゛ｏ”の時はメモリ１がリフレツシ
ユ中で、制御回路のたとえばアドレスカウンタ等により
メモリ１の各セルを順次にアクセスしてリフレツシユを
行ない、したがつてＣＰＵは、メモリ１の使用を禁止さ
れることを示している。このようなリフレツシユ動作は
半導体を用いたダイナミツク型メモリの必要特性からＮ
Ｃｍｓ〕（Ｎは正数）毎に繰返し行なわねばならず、そ
の度毎にＣＰＵは第２図に示す期間Ａずつプログラムの
実行を中断して待たされることになり、計算機システム
全体のデータ処理効率が低下し、かつ一定期間毎に全て
のメモリのリフレツシユを行なうために無駄なリフレツ
シユ動作を行なうこともあり、また比較的、構成の複雑
なリフレツシユ回路２を別途設ける必要があるためコス
ト高になるという問題があつた。本発明は上記の事情に
鑑みてなされたもので、従来の如き複雑な構成のリフレ
ツシユ回路を省略でき、コストの低減化を期待でき、し
かもダイナミツク型メモリのリフレツシユを極めて効率
的に行なえるダイナミツク型メモリのリフレツシユ方法
を提供しようとするものである。
ュ回路、３はダイナミック型メモリ装置全体（例えば６
４にワード）の制御装置であり、ＣＰＵ（中央処理装置
）とのやりとり等も制御回路３で行なわれる。この構成
におけるリフレッシュ方法をタイムチャートで示すと第
２図に示す如くなる。即ち第２図ａはメモリ１の動作状
況を示すもので、Ａはメモリ１のリフレッシュに要する
期間、Ｂは外部からメモリ１を使用できる期間を示す。
また第２図ｂは制御回路３からＣＰＵへ送出される一種
のレディ信号で、第２図ｂの信号レベルが”１”の時は
メモリ１がリフレツシユ中でないことを示し、ＣＰＵが
メモリ１を自由に使用できることを示している。また第
２図ｂの信号レベル゛ｏ”の時はメモリ１がリフレツシ
ユ中で、制御回路のたとえばアドレスカウンタ等により
メモリ１の各セルを順次にアクセスしてリフレツシユを
行ない、したがつてＣＰＵは、メモリ１の使用を禁止さ
れることを示している。このようなリフレツシユ動作は
半導体を用いたダイナミツク型メモリの必要特性からＮ
Ｃｍｓ〕（Ｎは正数）毎に繰返し行なわねばならず、そ
の度毎にＣＰＵは第２図に示す期間Ａずつプログラムの
実行を中断して待たされることになり、計算機システム
全体のデータ処理効率が低下し、かつ一定期間毎に全て
のメモリのリフレツシユを行なうために無駄なリフレツ
シユ動作を行なうこともあり、また比較的、構成の複雑
なリフレツシユ回路２を別途設ける必要があるためコス
ト高になるという問題があつた。本発明は上記の事情に
鑑みてなされたもので、従来の如き複雑な構成のリフレ
ツシユ回路を省略でき、コストの低減化を期待でき、し
かもダイナミツク型メモリのリフレツシユを極めて効率
的に行なえるダイナミツク型メモリのリフレツシユ方法
を提供しようとするものである。
以下図面を参照して本発明の一実施例を説明する。
第３図において１１はＣＰＵ（プロセツサ）、１２はＣ
ＰＵＩＩに付随したダイナミツク型メモリ、ＡＯ−一Ａ
ｌｌはこのメモ１月２のアドレス線であるか、このうち
アドレス線Ａ。−Ａ，はリフレツシユに必要なもの、ア
ドレス線Ａ６〜Ａｌ，はこの場合リフレツシユには直接
関係しないもので、ダイナミツク型メモリ１２のメモリ
セルを選択する際にアドレス線Ａ。−Ａｌｌを用いる。
Ｘはダイナミツク型メモリをアクセスする際に使用され
る特有の信号たとえばチツプセレクト信号、ロウアドレ
スストローブ信号、カラムアドレスストローブ信号等が
伝達される信号線、１３はＣＰＵＩＩとダイナミツク型
メモリ１２を結ぶデータバスである。上記ダイナミツク
型メモリのリフレツシユに用いられる命令の一例を示す
と０ＰＢＡ となる。
ＰＵＩＩに付随したダイナミツク型メモリ、ＡＯ−一Ａ
ｌｌはこのメモ１月２のアドレス線であるか、このうち
アドレス線Ａ。−Ａ，はリフレツシユに必要なもの、ア
ドレス線Ａ６〜Ａｌ，はこの場合リフレツシユには直接
関係しないもので、ダイナミツク型メモリ１２のメモリ
セルを選択する際にアドレス線Ａ。−Ａｌｌを用いる。
Ｘはダイナミツク型メモリをアクセスする際に使用され
る特有の信号たとえばチツプセレクト信号、ロウアドレ
スストローブ信号、カラムアドレスストローブ信号等が
伝達される信号線、１３はＣＰＵＩＩとダイナミツク型
メモリ１２を結ぶデータバスである。上記ダイナミツク
型メモリのリフレツシユに用いられる命令の一例を示す
と０ＰＢＡ となる。
この命令はメモリ領域のＡからＢまでを、たとえばＤＭ
ＡＣダイレクト・メモリ・アクセス）コントローラによ
りＤＭＡモードでプログラムの実行に支障のないアドレ
ス、あ一るいは架空のアドレスへ転送するブ頭ノク転送
命令であり、Ａ，Ｂの指定の仕方、修飾等は随意である
。なお、メモリ領域のＡからＢまでの転送先はブ頭ノク
転送命令を２語命令にして他の命令で指定するようにし
てもよいし、あるいは上記とは異なり１語命令中で転送
先が指定できるような命令を用いてもよい。
ＡＣダイレクト・メモリ・アクセス）コントローラによ
りＤＭＡモードでプログラムの実行に支障のないアドレ
ス、あ一るいは架空のアドレスへ転送するブ頭ノク転送
命令であり、Ａ，Ｂの指定の仕方、修飾等は随意である
。なお、メモリ領域のＡからＢまでの転送先はブ頭ノク
転送命令を２語命令にして他の命令で指定するようにし
てもよいし、あるいは上記とは異なり１語命令中で転送
先が指定できるような命令を用いてもよい。
そして実際にリフレツシユを行なうには、第４図に示す
如く、たとえば外部タイマ装置を用いてＮＣｍｓ〕毎に
ＣＰＵＩＩに割込みをかける。この割込みは最優先に処
理されるもので、ＣＰＵＩＩはこの割込みを受けてＮＣ
ｍｓ〕毎に命令Ｐを実行する。この命令Ｐは、たとえば
前述のようなＤＭＡモードによるプロツク転送命令で、
リフレツシユの対象が、４Ｋワード×１ビツトの通常の
ダイナミツク型メモリの場合は、アドレス線Ａ。〜Ａ５
を走査すればよいから、２６＝６４ワードの転送命令を
用意すればよい。そしてこの命令Ｐの実行によつてアド
レス線Ａ。〜Ａ，を走査すれば、ダイナミツク型メモリ
１２の全メモリセルのリフレツシユを完全に行なうこと
ができる。なおリフレツシユの周期ＮＣｍｓ〕はメモリ
セルがその内容を確実に保持し得る電気的特性の要請に
よつて決定すればよい。また上記プロツク転送命令はＤ
ＭＡコントローラを用いることなく、ソフトウエアによ
つて、一定量のデータを転送するものでもよいことは勿
論である。
如く、たとえば外部タイマ装置を用いてＮＣｍｓ〕毎に
ＣＰＵＩＩに割込みをかける。この割込みは最優先に処
理されるもので、ＣＰＵＩＩはこの割込みを受けてＮＣ
ｍｓ〕毎に命令Ｐを実行する。この命令Ｐは、たとえば
前述のようなＤＭＡモードによるプロツク転送命令で、
リフレツシユの対象が、４Ｋワード×１ビツトの通常の
ダイナミツク型メモリの場合は、アドレス線Ａ。〜Ａ５
を走査すればよいから、２６＝６４ワードの転送命令を
用意すればよい。そしてこの命令Ｐの実行によつてアド
レス線Ａ。〜Ａ，を走査すれば、ダイナミツク型メモリ
１２の全メモリセルのリフレツシユを完全に行なうこと
ができる。なおリフレツシユの周期ＮＣｍｓ〕はメモリ
セルがその内容を確実に保持し得る電気的特性の要請に
よつて決定すればよい。また上記プロツク転送命令はＤ
ＭＡコントローラを用いることなく、ソフトウエアによ
つて、一定量のデータを転送するものでもよいことは勿
論である。
そして、ＣＰＵＩＩは、ダイナミツクメモリのリフレツ
シユのために、たとえばＤＭＡコントカーラによるプロ
ツク転送命Ａ？Ｐの実行中にあつても、ＤＭＡコントロ
ーラがメモリをアクセスしない期間、すなわちリフレツ
シユの休止期間を縫つて、ＣＰＵ自体が、或いは外部の
制御によつてメモリをアクセスする所謂サイクルスチー
ル動作を行なうことは任意である。
シユのために、たとえばＤＭＡコントカーラによるプロ
ツク転送命Ａ？Ｐの実行中にあつても、ＤＭＡコントロ
ーラがメモリをアクセスしない期間、すなわちリフレツ
シユの休止期間を縫つて、ＣＰＵ自体が、或いは外部の
制御によつてメモリをアクセスする所謂サイクルスチー
ル動作を行なうことは任意である。
したがつて、第５図番こ示す如くダイナミツク型メモリ
に対するリフレツシユ実行中の合い間に、すなわちリフ
レツシユの休止期間Ｉを縫つて、ＣＰＵはプログラムを
実行することができる。またこのようなＣＰＵによるプ
ログラムの実行にかえて、上記リフレツシユの休止期間
ＩにＣＰＵと同等の他の装置がメモリを使用するように
してもよい。なお上記リフレツシユ動作中に発生する休
止期間ＩとはＣＰＵがプロツク転送命◆を実行する際に
そのプロツクサイズを細かに分割することによつて生ず
る、プロツク転送が行われないすきまの時間であり、プ
ロツクサイズをより細かに分割すればこの休止期間Ｉの
発生回路がより多くなる。
に対するリフレツシユ実行中の合い間に、すなわちリフ
レツシユの休止期間Ｉを縫つて、ＣＰＵはプログラムを
実行することができる。またこのようなＣＰＵによるプ
ログラムの実行にかえて、上記リフレツシユの休止期間
ＩにＣＰＵと同等の他の装置がメモリを使用するように
してもよい。なお上記リフレツシユ動作中に発生する休
止期間ＩとはＣＰＵがプロツク転送命◆を実行する際に
そのプロツクサイズを細かに分割することによつて生ず
る、プロツク転送が行われないすきまの時間であり、プ
ロツクサイズをより細かに分割すればこの休止期間Ｉの
発生回路がより多くなる。
ところでメモリフレツシユの休止期間ＩでＣＰＵの動作
をハードウエア的な禁止信号で停止させると、動作の再
開時に、以前に実行していたＪＯＢを継続にて行なうこ
とはできない。これに対して上述のように割込み処理に
よつてダイナミツクメモリのリフレツシユを行なうよう
にすれば、実行中のＪＯＢを再開する際に必要な戻り番
地等の情報を退避させた後に割込み処理を実行するので
、この終了後、中断したＪＯＢの実行を継続することが
できる。したがつて、ＣＰＵは積極的に割込み要求によ
つてダイナミツク型メモリのリフレツシユを自ら実行す
ることになる。このため次のような利点を生じる。（イ
）従来リフレツシユに必要とされていた第１図のリフレ
ツシユ装置２のようなアドレスカウンタ等を設けた複雑
高価な装置が一切不要であり、予め設けられたＤＭＡコ
ントローラを用いることにより第３図に示す如き簡素化
された構成となるので、特にマイクロプロセツサを用い
たシステムのように全体の簡便さを要求されるシステム
に適用した場合に極めて効果的である。
をハードウエア的な禁止信号で停止させると、動作の再
開時に、以前に実行していたＪＯＢを継続にて行なうこ
とはできない。これに対して上述のように割込み処理に
よつてダイナミツクメモリのリフレツシユを行なうよう
にすれば、実行中のＪＯＢを再開する際に必要な戻り番
地等の情報を退避させた後に割込み処理を実行するので
、この終了後、中断したＪＯＢの実行を継続することが
できる。したがつて、ＣＰＵは積極的に割込み要求によ
つてダイナミツク型メモリのリフレツシユを自ら実行す
ることになる。このため次のような利点を生じる。（イ
）従来リフレツシユに必要とされていた第１図のリフレ
ツシユ装置２のようなアドレスカウンタ等を設けた複雑
高価な装置が一切不要であり、予め設けられたＤＭＡコ
ントローラを用いることにより第３図に示す如き簡素化
された構成となるので、特にマイクロプロセツサを用い
たシステムのように全体の簡便さを要求されるシステム
に適用した場合に極めて効果的である。
なお、上記プロツク転送命令Ｐを実行するためには、Ｄ
ＭＡコントローラは必ずしも必要ではなく、ＣＰＵ個有
の命令にプロツク転送命令を有する場合は、割込み受付
け毎に、このプロツク転送命令を実行するようにしても
よい。一般に一定のアドレス領域をプログラムによつて
アクセスする場合、読み出し、書き込み等種々の手法が
考えられるが、プロツク転送命令は所要時間が短く、こ
れをリフレツシユに利用すればＣＰＵの実行時間の損失
を最小にでき、またハードウエアの構成も著るしく簡単
にできる。またＣＰＵ個有の命令にプロツク転送命◆を
持たない場合は複数の命令を組み合せてプロツク転送を
行なうようにしてもよい。（ｏ）従来ダイナミツク型メ
モリ側の一方的な制御下にあつたリフレツシユ動作が、
本発明ではＣＰＵとプログラムの制御下に移されるので
システム全体をプログラムで制御することが容易となり
、例えば、その内容を保存する必要のない不要となつた
データメモリ領域はリフレツシユする必要がなくなるの
でメモリ領域の不用部分をリフレツシユから除外でき合
理的である。
ＭＡコントローラは必ずしも必要ではなく、ＣＰＵ個有
の命令にプロツク転送命令を有する場合は、割込み受付
け毎に、このプロツク転送命令を実行するようにしても
よい。一般に一定のアドレス領域をプログラムによつて
アクセスする場合、読み出し、書き込み等種々の手法が
考えられるが、プロツク転送命令は所要時間が短く、こ
れをリフレツシユに利用すればＣＰＵの実行時間の損失
を最小にでき、またハードウエアの構成も著るしく簡単
にできる。またＣＰＵ個有の命令にプロツク転送命◆を
持たない場合は複数の命令を組み合せてプロツク転送を
行なうようにしてもよい。（ｏ）従来ダイナミツク型メ
モリ側の一方的な制御下にあつたリフレツシユ動作が、
本発明ではＣＰＵとプログラムの制御下に移されるので
システム全体をプログラムで制御することが容易となり
、例えば、その内容を保存する必要のない不要となつた
データメモリ領域はリフレツシユする必要がなくなるの
でメモリ領域の不用部分をリフレツシユから除外でき合
理的である。
以上説明した如く本発明によれば、マイクロプロセツサ
とダイナミツク型メモリを組合わせた情報処理装置にお
いて、一定周期の割込み要求に応じてプロセツサがダイ
ナミツク型メモリ装置のリフレツシユ機能を有した命令
を実行するようにし、またリフレツシユ動作中もその休
止期間にサイクルスチール的な動作で通常のプログラム
動作を行なえるので、また不用なデータエリア内のダイ
ナミツク型メモリはあえてリフレツシユを行なわないよ
うにプログラムでき、データ処理を効率的に行なえ、し
かも低コストで実施可能なダイナミツク型メモリのリフ
レツシユ方法が提供できるものである。
とダイナミツク型メモリを組合わせた情報処理装置にお
いて、一定周期の割込み要求に応じてプロセツサがダイ
ナミツク型メモリ装置のリフレツシユ機能を有した命令
を実行するようにし、またリフレツシユ動作中もその休
止期間にサイクルスチール的な動作で通常のプログラム
動作を行なえるので、また不用なデータエリア内のダイ
ナミツク型メモリはあえてリフレツシユを行なわないよ
うにプログラムでき、データ処理を効率的に行なえ、し
かも低コストで実施可能なダイナミツク型メモリのリフ
レツシユ方法が提供できるものである。
第１図は従来のダイナミツク型メセリのリフレツシユ方
法を示すプロツク図、第２図はその動作を示すタイミン
グチヤート、第３図は本発明の一実施例を説明するため
のプロツク構成図、第４図はその作用を示すタイミング
チヤート、第５図は同フローチヤートである。 １１・・・・・・ＣＰＵ） １２・・・・・・ダイナミ
ツク型メモリ、１３・・・・・・データバス。
法を示すプロツク図、第２図はその動作を示すタイミン
グチヤート、第３図は本発明の一実施例を説明するため
のプロツク構成図、第４図はその作用を示すタイミング
チヤート、第５図は同フローチヤートである。 １１・・・・・・ＣＰＵ） １２・・・・・・ダイナミ
ツク型メモリ、１３・・・・・・データバス。
Claims (1)
- １ プロセッサに付随したダイナミック型メモリの各メ
モリセルの記憶内容のリフレッシュを行なうために、一
定周期でプロセッサに対して割込みをかけこの割込み処
理においてプロセッサが前記ダイナミック型メモリに対
してブロック転送命令を実行することによつて前記ダイ
ナミック型メモリのリフレッシュを行なうとともに、前
記ダイナミック型メモリの１つのリフレッシュ動作期間
中にサイクルスチール動作によりリフレッシュの休止期
間を縫つてプロセッサが通常のプログラム実行を行なう
ようにしたことを特徴とするダイナミック型メモリのリ
フレッシュ方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50129872A JPS5936351B2 (ja) | 1975-10-30 | 1975-10-30 | ダイナミツクガタメモリ ノ リフレツシユホウホウ |
| US05/733,925 US4142233A (en) | 1975-10-30 | 1976-10-19 | Refreshing system for dynamic memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50129872A JPS5936351B2 (ja) | 1975-10-30 | 1975-10-30 | ダイナミツクガタメモリ ノ リフレツシユホウホウ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5254339A JPS5254339A (en) | 1977-05-02 |
| JPS5936351B2 true JPS5936351B2 (ja) | 1984-09-03 |
Family
ID=15020377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50129872A Expired JPS5936351B2 (ja) | 1975-10-30 | 1975-10-30 | ダイナミツクガタメモリ ノ リフレツシユホウホウ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5936351B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5924494A (ja) * | 1982-07-30 | 1984-02-08 | Toshiba Corp | デ−タ処理装置 |
-
1975
- 1975-10-30 JP JP50129872A patent/JPS5936351B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5254339A (en) | 1977-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02235156A (ja) | 情報処理装置 | |
| JPH04246745A (ja) | 情報処理装置及びその方法 | |
| JPH07129287A (ja) | コンピュータ装置 | |
| US6883171B1 (en) | Dynamic address windowing on a PCI bus | |
| JP3066753B2 (ja) | 記憶制御装置 | |
| JPS5936351B2 (ja) | ダイナミツクガタメモリ ノ リフレツシユホウホウ | |
| US5487157A (en) | Microprogrammed microcomputer with high-speed interrupt for DRAM refresh | |
| CN217588059U (zh) | 处理器系统 | |
| JPH03656B2 (ja) | ||
| JPH0668671A (ja) | メモリ装置 | |
| JPS62212826A (ja) | マルチジヨブシステムにおける画面制御装置 | |
| JPH08263426A (ja) | 論理ダイレクトメモリアクセス方式 | |
| CN113609034A (zh) | 处理器系统 | |
| JPS5918792B2 (ja) | リフレツシユ読取り書込み制御方式 | |
| JPS5839343B2 (ja) | マルチプロセツサシステム ノ ユウセンセイギヨホウシキ | |
| JPH01290193A (ja) | Ｄｒａｍリフレッシュ制御方式 | |
| JPH0243194B2 (ja) | ||
| JPH01307997A (ja) | メモリ装置 | |
| JPH04168543A (ja) | ダイナミックメモリ制御回路 | |
| JPH08335186A (ja) | 共有メモリの読み出し方法 | |
| CN111581124A (zh) | 可缩短内文交换时间的方法及其半导体装置 | |
| JPS6134791A (ja) | メモリリフレツシユ制御方式 | |
| JPH04362593A (ja) | Ｄｒａｍのリフレッシュ制御装置 | |
| JPH03282667A (ja) | コンピュータ装置 | |
| JPH10177493A (ja) | 図形処理システム |