JPS5918792B2 - リフレツシユ読取り書込み制御方式 - Google Patents
リフレツシユ読取り書込み制御方式Info
- Publication number
- JPS5918792B2 JPS5918792B2 JP54085329A JP8532979A JPS5918792B2 JP S5918792 B2 JPS5918792 B2 JP S5918792B2 JP 54085329 A JP54085329 A JP 54085329A JP 8532979 A JP8532979 A JP 8532979A JP S5918792 B2 JPS5918792 B2 JP S5918792B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- refresh
- read
- control method
- write control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
Description
【発明の詳細な説明】
本発明は、ダイナミック型メモリのリフレッシュサイク
ルに於いて、読取り又は書込みを可能としたリフレッシ
ュ読取り書込み制御方式に関するものである。
ルに於いて、読取り又は書込みを可能としたリフレッシ
ュ読取り書込み制御方式に関するものである。
ダイナミック型メモリは、消費電力が少なく、且つ構成
が簡単であることにより高集積化が容易である利点があ
る。
が簡単であることにより高集積化が容易である利点があ
る。
しかし、メモリセルに蓄積された電荷を記憶情報とする
ものであるから、所定時間内毎に、例えば２ｍＳ毎にリ
フレッシュしなければならないものである。従つてダイ
ナミック型メモリに於いては、メモリアクセスサイクル
に於いてのみ情報の読取り又は書込みが可能で、リフレ
ッシュサイクルに於いては、読取り又は書込みが禁止さ
れるものである。第１図は従来のダイナミック型メモリ
の制御部のブロック線図を示し、ＣＣは中央制御装置、
ＭＥＭはダイナミック型メモリ、ＡＤＲＲはアドレスレ
ジスタ、ＲＦＡＣはリフレッシュアドレスカウンタ、Ｍ
ＰＸはマルチプレクサ、ＤＥＣはアドレスデコーダ、Ｃ
ＮＴＬは制御回路、ＷＤＲは書込データレジスタ、ＲＤ
Ｒは読取データレジスタ、ＷＤは書込データ、ＲＥＦは
リフレッシュタイミング信号、ＡＤＲはアドレス、ＥＮ
はアクセスイネ−プル信号、ＲＤは読取データである。
ものであるから、所定時間内毎に、例えば２ｍＳ毎にリ
フレッシュしなければならないものである。従つてダイ
ナミック型メモリに於いては、メモリアクセスサイクル
に於いてのみ情報の読取り又は書込みが可能で、リフレ
ッシュサイクルに於いては、読取り又は書込みが禁止さ
れるものである。第１図は従来のダイナミック型メモリ
の制御部のブロック線図を示し、ＣＣは中央制御装置、
ＭＥＭはダイナミック型メモリ、ＡＤＲＲはアドレスレ
ジスタ、ＲＦＡＣはリフレッシュアドレスカウンタ、Ｍ
ＰＸはマルチプレクサ、ＤＥＣはアドレスデコーダ、Ｃ
ＮＴＬは制御回路、ＷＤＲは書込データレジスタ、ＲＤ
Ｒは読取データレジスタ、ＷＤは書込データ、ＲＥＦは
リフレッシュタイミング信号、ＡＤＲはアドレス、ＥＮ
はアクセスイネ−プル信号、ＲＤは読取データである。
制御回路ＣＮＴＬは、リフレッシュサイクルに於いてマ
ルチプレクサＭＰＸによりリフレッシュアドレスカウン
タＲＦＡＣの出力を行アドレスとしてメモリＭＥＭに加
えることによつてリフレッシュ動作を行なうもので、こ
のときアドレスレジスタＡＤＲＲに、メモリＭＥＭのア
クセスアドレスＡＤＲがセットされていても、メモリＭ
ＥＭには加えないように制御される。そしてリフレッシ
ュアドレスカウンタＲＦＡＣは、リフレッシュサイクル
毎に歩進され、一定時間内でメモリＭＥＭの全アドレス
のリフレッシュが行なわれることになる。本発明は、前
述の如きリフレッシュサイクルに於いて、メモリの読取
り又は書込みを可能とし、比較的低速の情報の処理を有
効に行なわせることを目的とするものである。
ルチプレクサＭＰＸによりリフレッシュアドレスカウン
タＲＦＡＣの出力を行アドレスとしてメモリＭＥＭに加
えることによつてリフレッシュ動作を行なうもので、こ
のときアドレスレジスタＡＤＲＲに、メモリＭＥＭのア
クセスアドレスＡＤＲがセットされていても、メモリＭ
ＥＭには加えないように制御される。そしてリフレッシ
ュアドレスカウンタＲＦＡＣは、リフレッシュサイクル
毎に歩進され、一定時間内でメモリＭＥＭの全アドレス
のリフレッシュが行なわれることになる。本発明は、前
述の如きリフレッシュサイクルに於いて、メモリの読取
り又は書込みを可能とし、比較的低速の情報の処理を有
効に行なわせることを目的とするものである。
以下実施例について詳細に説明する。第２図は本発明の
実施例のプロツク線図であり、ＣＣは中央制御装置、Ｍ
ＥＭはダイナミツク型メモリ、ＡＤＲＲｌ，ＡＤＲＲ２
はアドレスレジスタ、ＲＦＡＣはリフレツシユアドレス
カウンタ、ＭＰＸｌ，ＭＰＸ２はマルチプレクサ、ＤＥ
Ｃはアドレスデコーダ、ＣＮＴＬは制御回路、ＭＡＴは
比較回路、ＲＤＲｌ，ＲＤＲ２は読取データレジスタ、
ＷＤＲｌ，ＷＤＲ２は書込データレジスタ、ＩＯＣは入
出力制御装置である。
実施例のプロツク線図であり、ＣＣは中央制御装置、Ｍ
ＥＭはダイナミツク型メモリ、ＡＤＲＲｌ，ＡＤＲＲ２
はアドレスレジスタ、ＲＦＡＣはリフレツシユアドレス
カウンタ、ＭＰＸｌ，ＭＰＸ２はマルチプレクサ、ＤＥ
Ｃはアドレスデコーダ、ＣＮＴＬは制御回路、ＭＡＴは
比較回路、ＲＤＲｌ，ＲＤＲ２は読取データレジスタ、
ＷＤＲｌ，ＷＤＲ２は書込データレジスタ、ＩＯＣは入
出力制御装置である。
通常のメモリアクセスサイクルに於いては、従来例と同
様にアクセスアドレスＡＤＲがアドレスレジスタＡＤＲ
Ｒｌにセツトされ、マルチプレクサＭＰＸｌを介してメ
モリＭＥＭには行アドレスと列アドレスとアドレスデコ
ーダＤＥＣでデコードされたチツプ指定アドレスとが加
えられ、読取りの場合は読取データＲＤが読取データレ
ジスタＲＤＲｌにセツトされ、又書込みの場合は書込デ
ータレジスタＷＤＲｌにセツトされた書込データＷＤが
メモリＭＥＭのアクセスアドレスＡＤＲで指定された番
地に書込まれる。
様にアクセスアドレスＡＤＲがアドレスレジスタＡＤＲ
Ｒｌにセツトされ、マルチプレクサＭＰＸｌを介してメ
モリＭＥＭには行アドレスと列アドレスとアドレスデコ
ーダＤＥＣでデコードされたチツプ指定アドレスとが加
えられ、読取りの場合は読取データＲＤが読取データレ
ジスタＲＤＲｌにセツトされ、又書込みの場合は書込デ
ータレジスタＷＤＲｌにセツトされた書込データＷＤが
メモリＭＥＭのアクセスアドレスＡＤＲで指定された番
地に書込まれる。
リフレツシユサイクルに於いては、リフレツシユアドレ
スカウンタＲＦＡＣの出力が、制御回路ＣＮＴＬにより
制御されるマルチプレクサＭＰＸｌを介してメモリＭＥ
Ｍに行アドレスとして加えられ、行単位のリフレツシユ
が行なわれる。
スカウンタＲＦＡＣの出力が、制御回路ＣＮＴＬにより
制御されるマルチプレクサＭＰＸｌを介してメモリＭＥ
Ｍに行アドレスとして加えられ、行単位のリフレツシユ
が行なわれる。
入出力制御装置１０Ｃから例えば読取りの為のアドレス
がアドレスレジスタＡＤＲＲ２にセツトされると、この
行アドレスとリフレツシユアドレスカウンタＲＦＡＣの
内容とが比較回路ＭＡＴで比較され、比較一致すると制
御回路ＣＮＴＬに一致信号を送る。
がアドレスレジスタＡＤＲＲ２にセツトされると、この
行アドレスとリフレツシユアドレスカウンタＲＦＡＣの
内容とが比較回路ＭＡＴで比較され、比較一致すると制
御回路ＣＮＴＬに一致信号を送る。
それによつて制御回路ＣＮＴＬはアドレスレジスタＡＤ
ＲＲ２にセツトされたアドレスをマルチプレクサＭＰＸ
ｌを介してメモリＭＥＭに加え、その指定アドレスによ
つて読取られたデータは読取データレジスタＲＤＲ２に
セツトされ、次に入出力制御装置１０Ｃに転送される。
又リフレツシユサイクルに於ける書込みに於いては、前
述と同様にアドレスレジスタＡＤＲＲ２にセツトされた
行アドレスとリフレツシユアドレスカウンタＲＦＡＣの
内容とが一致したとき、アドレスレジスタＡＤＲＲ２に
セツトされたアドレスがマルチプレクサＭＰＸｌを介し
てメモリＭＥＭに加えられ、且つ、入出力制御装置１０
Ｃから書込データレジスタＷＤＲ２にセツトされた書込
データがマルチプレクサＭＰＸ２を介してメモリＭＥＭ
に加えられ、それによつて指定アドレス位置にデータの
書込みが行なわれる。リフレツシユは通常２ｍＳ周期で
行なわれるので、リフレツシユ動作時に於けるアクセス
平均時間は１ｍＳとなる。
ＲＲ２にセツトされたアドレスをマルチプレクサＭＰＸ
ｌを介してメモリＭＥＭに加え、その指定アドレスによ
つて読取られたデータは読取データレジスタＲＤＲ２に
セツトされ、次に入出力制御装置１０Ｃに転送される。
又リフレツシユサイクルに於ける書込みに於いては、前
述と同様にアドレスレジスタＡＤＲＲ２にセツトされた
行アドレスとリフレツシユアドレスカウンタＲＦＡＣの
内容とが一致したとき、アドレスレジスタＡＤＲＲ２に
セツトされたアドレスがマルチプレクサＭＰＸｌを介し
てメモリＭＥＭに加えられ、且つ、入出力制御装置１０
Ｃから書込データレジスタＷＤＲ２にセツトされた書込
データがマルチプレクサＭＰＸ２を介してメモリＭＥＭ
に加えられ、それによつて指定アドレス位置にデータの
書込みが行なわれる。リフレツシユは通常２ｍＳ周期で
行なわれるので、リフレツシユ動作時に於けるアクセス
平均時間は１ｍＳとなる。
従つて平均１ｍＳのアクセスで読取り又は書込みを行な
つても充分処理ができる場合、例えば記憶内容を表示表
置に表示する場合等に適用し、メモリＭＥＭを有効に利
用できることができる。以上説明したように、本発明は
、ダイナミツク型メモリのリフレツシユサイクルに於い
て、リフレツシユアドレスと指定アドレスのリフレツシ
ユアドレス対応のビツトとが一致したとき、指定アドレ
スによつてアクセスし、読取指令又は書込指令に対応し
て情報の読取り又は書込みを行なうものであり、リフレ
ツシユサイクルを有効に利用してダイナミツク型メモリ
のアクセスが可能となる利点がある。
つても充分処理ができる場合、例えば記憶内容を表示表
置に表示する場合等に適用し、メモリＭＥＭを有効に利
用できることができる。以上説明したように、本発明は
、ダイナミツク型メモリのリフレツシユサイクルに於い
て、リフレツシユアドレスと指定アドレスのリフレツシ
ユアドレス対応のビツトとが一致したとき、指定アドレ
スによつてアクセスし、読取指令又は書込指令に対応し
て情報の読取り又は書込みを行なうものであり、リフレ
ツシユサイクルを有効に利用してダイナミツク型メモリ
のアクセスが可能となる利点がある。
即ち従来はダイナミツク型メモリの記憶情報の減衰を補
償する為だけのリフレツシユサイクルに於いて、情報の
読取り又は書込みを行なうものであり、最大アクセスタ
イムがリフレツシユ周期の例えば２ｍＳでも良いような
記憶内容のチエツク、表示データの読取り又は書込み等
に適用することができる。
償する為だけのリフレツシユサイクルに於いて、情報の
読取り又は書込みを行なうものであり、最大アクセスタ
イムがリフレツシユ周期の例えば２ｍＳでも良いような
記憶内容のチエツク、表示データの読取り又は書込み等
に適用することができる。
第１図は従来のダイナミツク型メモリの制御部のプロツ
ク線図、第２図は本発明の実施例のプロツク線図である
〇ＭＥＭはダイナミツク型メモリ、ＣＣは中央制御装置
、ＲＦＡＣはリフレツシユアドレスカウンタ、ＭＡＴは
比較回路、ＡＤＲＲｌ，ＡＤＲＲ２はアドレスレジスタ
、ＭＰＸｌ，ＭＰＸ２はマルチプレクサ、ＣＮＴＬは制
御回路、ＩＯＣは入出力制御装置、ＲＤＲｌ，ＲＤＲ２
は読取データレジスタ、ＷＤＲｌ，ＷＤＲ２は書込デー
タレジスタである。
ク線図、第２図は本発明の実施例のプロツク線図である
〇ＭＥＭはダイナミツク型メモリ、ＣＣは中央制御装置
、ＲＦＡＣはリフレツシユアドレスカウンタ、ＭＡＴは
比較回路、ＡＤＲＲｌ，ＡＤＲＲ２はアドレスレジスタ
、ＭＰＸｌ，ＭＰＸ２はマルチプレクサ、ＣＮＴＬは制
御回路、ＩＯＣは入出力制御装置、ＲＤＲｌ，ＲＤＲ２
は読取データレジスタ、ＷＤＲｌ，ＷＤＲ２は書込デー
タレジスタである。
Claims (1)
- １ リフレッシュアドレスカウンタの内容と、指定アド
レスのうちのリフレッシュアドレス対応の内容とを比較
する比較手段と、該比較手段により比較一致を検出した
ときにアドレスを前記指定アドレスに切換えて、ダイナ
ミック型メモリのアクセスを行なう手段とを備え、前記
ダイナミック型メモリのリフレッシュサイクルに於いて
、前記指定アドレスによりアクセスして情報の読取り又
は書込みを行なうことを特徴とするリフレッシュ読取り
書込み制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54085329A JPS5918792B2 (ja) | 1979-07-05 | 1979-07-05 | リフレツシユ読取り書込み制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54085329A JPS5918792B2 (ja) | 1979-07-05 | 1979-07-05 | リフレツシユ読取り書込み制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5611683A JPS5611683A (en) | 1981-02-05 |
| JPS5918792B2 true JPS5918792B2 (ja) | 1984-04-28 |
Family
ID=13855588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54085329A Expired JPS5918792B2 (ja) | 1979-07-05 | 1979-07-05 | リフレツシユ読取り書込み制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5918792B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61202333U (ja) * | 1985-06-07 | 1986-12-19 | ||
| JPH0199897U (ja) * | 1987-12-23 | 1989-07-04 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04372790A (ja) * | 1991-06-21 | 1992-12-25 | Sharp Corp | 半導体記憶装置 |
-
1979
- 1979-07-05 JP JP54085329A patent/JPS5918792B2/ja not_active Expired
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61202333U (ja) * | 1985-06-07 | 1986-12-19 | ||
| JPH0199897U (ja) * | 1987-12-23 | 1989-07-04 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5611683A (en) | 1981-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2534757B2 (ja) | リフレッシュ回路 | |
| EP2020659B1 (en) | System and method to reduce dynamic RAM power consumption via the use of valid data indicators | |
| JPH0312395B2 (ja) | ||
| CN107257964B (zh) | Dram电路、计算机系统和访问dram电路的方法 | |
| US6282606B1 (en) | Dynamic random access memories with hidden refresh and utilizing one-transistor, one-capacitor cells, systems and methods | |
| US7350018B2 (en) | Method and system for using dynamic random access memory as cache memory | |
| US5915080A (en) | Reprogramming device of a flash memory | |
| CA2107437A1 (en) | Information processing system | |
| US7536519B2 (en) | Memory access control apparatus and method for accomodating effects of signal delays caused by load | |
| JPS5918792B2 (ja) | リフレツシユ読取り書込み制御方式 | |
| JPH03102696A (ja) | リフレッシュ制御装置 | |
| JP2625348B2 (ja) | キャッシュメモリ | |
| US5249277A (en) | Optimized performance memory method and system | |
| JPS6151792B2 (ja) | ||
| KR100453118B1 (ko) | 마이크로프로세서및마이크로프로세서시스템 | |
| JPS5924428B2 (ja) | 表示装置 | |
| JPS63155495A (ja) | 擬似スタテイツクメモリ装置 | |
| KR880002304Y1 (ko) | Dram의 행열 어드레스 선택회로 | |
| JPS60119694A (ja) | ダイナミックメモリのリフレッシュ方法 | |
| JPH05101650A (ja) | ダイナミツクメモリのリフレツシユ方式 | |
| JPS6182588A (ja) | 半導体記憶装置 | |
| JP2600137Y2 (ja) | メモリ増設装置 | |
| JPS5924427B2 (ja) | 表示装置 | |
| JPH0561769A (ja) | メモリ・アクセス方法 | |
| JPH03225695A (ja) | メモリカード |