JP3007923B2 - データ転送方法およびシステム - Google Patents
データ転送方法およびシステムInfo
- Publication number
- JP3007923B2 JP3007923B2 JP2044526A JP4452690A JP3007923B2 JP 3007923 B2 JP3007923 B2 JP 3007923B2 JP 2044526 A JP2044526 A JP 2044526A JP 4452690 A JP4452690 A JP 4452690A JP 3007923 B2 JP3007923 B2 JP 3007923B2
- Authority
- JP
- Japan
- Prior art keywords
- data transfer
- area
- transfer
- areas
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bus Control (AREA)
Description
【発明の詳細な説明】 発明の背景 技術分野 この発明は，メモリ上に自由にとられる複数のエリア
間で繰り返しデータを転送するデータ転送方法（DMA転
送方法）およびデータ転送装置（DMA装置）を含むデー
タ転送システムに関する。
間で繰り返しデータを転送するデータ転送方法（DMA転
送方法）およびデータ転送装置（DMA装置）を含むデー
タ転送システムに関する。
従来技術 従来のデータ転送装置（DMA装置）は，一つのエリア
のデータ転送すると動作が終了していた。したがって，
このような従来のデータ転送装置では，複数個のエリア
のデータ転送をする場合に，エリアのアドレス情報のセ
ットと動作の起動を複数回繰り返すかまたは複数個のデ
ータ転送装置（DMA装置）を使用する必要がある。その
ため，処理時間が増加する，または装置規模が増大する
という問題がある。
のデータ転送すると動作が終了していた。したがって，
このような従来のデータ転送装置では，複数個のエリア
のデータ転送をする場合に，エリアのアドレス情報のセ
ットと動作の起動を複数回繰り返すかまたは複数個のデ
ータ転送装置（DMA装置）を使用する必要がある。その
ため，処理時間が増加する，または装置規模が増大する
という問題がある。
第９図に示すようなメモリ・マップにおいて，メモリ
上の３つのエリアA,B,Cのデータを他の３つのエリアD,
E,F（他のメモリでもよい）に３回繰り返し転送する処
理について説明する。従来のデータ転送装置には転送エ
リアのアドレス情報を設定する領域が１個しかない。し
たがって，従来のデータ転送装置は１回の転送開始処理
で１つのエリアのデータ転送を行なう。
上の３つのエリアA,B,Cのデータを他の３つのエリアD,
E,F（他のメモリでもよい）に３回繰り返し転送する処
理について説明する。従来のデータ転送装置には転送エ
リアのアドレス情報を設定する領域が１個しかない。し
たがって，従来のデータ転送装置は１回の転送開始処理
で１つのエリアのデータ転送を行なう。
第10a図および第10b図は従来のデータ転送装置を制御
するホストプロセッサの処理手順を示すものである。こ
れらの各処理に要する時間が各フロー・ブロックの右側
に記入してある。
するホストプロセッサの処理手順を示すものである。こ
れらの各処理に要する時間が各フロー・ブロックの右側
に記入してある。
第10b図において，エリアＡからエリアＤにデータを
転送するためのアドレス情報をデータ転送装置にセット
し（所要時間ｋ秒）（ステップ101），データ転送装置
を起動する（所要時間ｍ秒）（ステップ102）。する
と，データ転送装置はエリアＡからエリアＤにデータを
転送する。同じようにして，エリアＢからエリアＥへの
データ転送，およびエリアＣからエリアＦへのデータ転
送を制御する（ステップ103〜106）。したがって,3つの
エリア転送を行なうルーチンRAのための所要時間は3k＋
3m秒となる。第10a図に示すように，このルーチンRAを
３回繰り返すと（ステップ91〜93），従来のデータ転送
装置を用いた場合には合計9k＋9m秒の時間が必要とな
る。
転送するためのアドレス情報をデータ転送装置にセット
し（所要時間ｋ秒）（ステップ101），データ転送装置
を起動する（所要時間ｍ秒）（ステップ102）。する
と，データ転送装置はエリアＡからエリアＤにデータを
転送する。同じようにして，エリアＢからエリアＥへの
データ転送，およびエリアＣからエリアＦへのデータ転
送を制御する（ステップ103〜106）。したがって,3つの
エリア転送を行なうルーチンRAのための所要時間は3k＋
3m秒となる。第10a図に示すように，このルーチンRAを
３回繰り返すと（ステップ91〜93），従来のデータ転送
装置を用いた場合には合計9k＋9m秒の時間が必要とな
る。
発明の概要 この発明は転送ごとに転送エリアを選択しながら複数
の転送エリアへデータ転送を行なえるようにし，しかも
データ転送処理の簡略化と高速化を図ることを目的とす
る。
の転送エリアへデータ転送を行なえるようにし，しかも
データ転送処理の簡略化と高速化を図ることを目的とす
る。
この発明によるデータ転送方法は，データ転送装置
に，複数のエリア転送のための複数個のアドレス情報を
記憶する第１の領域と，エリア転送ごとに転送可，不可
に関する情報を記憶する第２の領域とを設け，複数個の
データ転送エリアにデータ転送を自動的に繰返して行な
う場合に，最初に，各データ転送エリアのアドレス情報
を複数個の第１の領域にそれぞれセットするとともに，
データ転送エリアごとに転送可，不可に関する情報を第
２の領域にそれぞれセットしてデータ転送装置を起動
し，転送可の情報がセットされているすべてのデータ転
送エリアについての１回のデータ転送が終了したのち，
第１の領域に記憶されているアドレス情報についての変
更を行うことなく，第２の領域にセットされている転送
可，不可の情報の修正処理を行ない，再びデータ転送装
置を起動するようにして，データ転送装置の起動を所定
回数繰り返すものである。
に，複数のエリア転送のための複数個のアドレス情報を
記憶する第１の領域と，エリア転送ごとに転送可，不可
に関する情報を記憶する第２の領域とを設け，複数個の
データ転送エリアにデータ転送を自動的に繰返して行な
う場合に，最初に，各データ転送エリアのアドレス情報
を複数個の第１の領域にそれぞれセットするとともに，
データ転送エリアごとに転送可，不可に関する情報を第
２の領域にそれぞれセットしてデータ転送装置を起動
し，転送可の情報がセットされているすべてのデータ転
送エリアについての１回のデータ転送が終了したのち，
第１の領域に記憶されているアドレス情報についての変
更を行うことなく，第２の領域にセットされている転送
可，不可の情報の修正処理を行ない，再びデータ転送装
置を起動するようにして，データ転送装置の起動を所定
回数繰り返すものである。
この発明によるデータ転送システムはデータ転送装置
とこれを制御するプロセッサとからなる。データ転送装
置は，複数のエリア転送のための複数個のアドレス情報
を記憶する第１の領域と，エリア転送ごとに転送可，不
可に関する情報を記憶する第２の領域とを備え，起動さ
れたときに，第２の領域を参照し，転送可の場合には対
応する第１の領域のアドレス情報にしたがってデータ転
送を行ない，転送不可の場合には次のエリアの転送処理
に進むように構成されているものである。プロセッサ
は，複数個のデータ転送エリアにデータ転送を自動的に
繰返して行なう場合に，最初に，各データ転送エリアの
アドレス情報を複数個の第１の領域にそれぞれセットす
るとともに，データ転送エリアごとに転送可，不可に関
する情報を第２の領域にそれぞれセットしてデータ転送
装置を起動し，転送可の情報がセットされているすべて
のデータ転送エリアについての１回のデータ転送が終了
したのち，第１の領域に記憶されているアドレス情報に
ついての変更を行うことなく，第２の領域にセットされ
ている転送可，不可の情報の修正処理を行ない，再びデ
ータ転送装置を起動するようにして，データ転送装置の
起動を所定回数繰り返すように制御するものである。
とこれを制御するプロセッサとからなる。データ転送装
置は，複数のエリア転送のための複数個のアドレス情報
を記憶する第１の領域と，エリア転送ごとに転送可，不
可に関する情報を記憶する第２の領域とを備え，起動さ
れたときに，第２の領域を参照し，転送可の場合には対
応する第１の領域のアドレス情報にしたがってデータ転
送を行ない，転送不可の場合には次のエリアの転送処理
に進むように構成されているものである。プロセッサ
は，複数個のデータ転送エリアにデータ転送を自動的に
繰返して行なう場合に，最初に，各データ転送エリアの
アドレス情報を複数個の第１の領域にそれぞれセットす
るとともに，データ転送エリアごとに転送可，不可に関
する情報を第２の領域にそれぞれセットしてデータ転送
装置を起動し，転送可の情報がセットされているすべて
のデータ転送エリアについての１回のデータ転送が終了
したのち，第１の領域に記憶されているアドレス情報に
ついての変更を行うことなく，第２の領域にセットされ
ている転送可，不可の情報の修正処理を行ない，再びデ
ータ転送装置を起動するようにして，データ転送装置の
起動を所定回数繰り返すように制御するものである。
この発明によると，データ転送装置に複数個のアドレ
ス情報を記憶する第１の領域を設けたので，複数個のエ
リアにデータ転送を行なう場合にそれらのアドレス情報
を一挙にセットすることができる。したがって,1回の転
送開始処理で複数個のエリアのデータ転送を行なうこと
ができるようになり，データ転送処理の簡略化と高速化
を図ることができる。とくに複数個のエリアのデータ転
送を繰り返し行う場合に，アドレス情報の設定が１回だ
けですむので，データ転送の繰り返し毎におこなうアド
レス情報の設定処理を省略でき，処理が高速になる。
ス情報を記憶する第１の領域を設けたので，複数個のエ
リアにデータ転送を行なう場合にそれらのアドレス情報
を一挙にセットすることができる。したがって,1回の転
送開始処理で複数個のエリアのデータ転送を行なうこと
ができるようになり，データ転送処理の簡略化と高速化
を図ることができる。とくに複数個のエリアのデータ転
送を繰り返し行う場合に，アドレス情報の設定が１回だ
けですむので，データ転送の繰り返し毎におこなうアド
レス情報の設定処理を省略でき，処理が高速になる。
また，この発明によると，データ転送装置に，上記の
第１の領域に加えて，エリア転送ごとに転送可，不可に
関する情報を記憶する第２の領域を設けている。この転
送可，不可の情報の設定は転送のためのアドレス情報の
再設定よりも簡単かつ高速に行なうことができるので，
特に複数のエリアにデータ転送を繰り返し行う場合に，
ホストプロセッサのデータ転送装置に対する設定処理が
簡単かつ高速になる。しかも，転送可，不可に関する情
報によって複数のエリアに選択的に転送できるようにな
る。
第１の領域に加えて，エリア転送ごとに転送可，不可に
関する情報を記憶する第２の領域を設けている。この転
送可，不可の情報の設定は転送のためのアドレス情報の
再設定よりも簡単かつ高速に行なうことができるので，
特に複数のエリアにデータ転送を繰り返し行う場合に，
ホストプロセッサのデータ転送装置に対する設定処理が
簡単かつ高速になる。しかも，転送可，不可に関する情
報によって複数のエリアに選択的に転送できるようにな
る。
実施例の説明 第１図はデータ転送装置（DMA転送装置）の構成の概
要を示している。データ転送装置10には，転送エリアの
アドレス情報（転送元アドレス，転送先アドレス，転送
バイト数等）を設定するための複数（この実施例では３
個）の領域11（各領域をA1,A2,A3で表わす）と，メモリ
（図示略）に対する転送制御信号を出力する転送制御部
13とが設けられている。ホストプロセッサ（図示略）
は，領域A1〜A3に転送エリアのアドレス情報を設定する
とともに，転送制御部13に転送開始指示を与える。デー
タ転送装置10には３個の転送エリアのアドレス情報をセ
ットするための領域A1〜A3が設けられているから，これ
らの領域にアドレス情報がセットされていれば,1回の転
送開始指示を与えるだけで,3個のエリアへの転送が順次
行なわれる。
要を示している。データ転送装置10には，転送エリアの
アドレス情報（転送元アドレス，転送先アドレス，転送
バイト数等）を設定するための複数（この実施例では３
個）の領域11（各領域をA1,A2,A3で表わす）と，メモリ
（図示略）に対する転送制御信号を出力する転送制御部
13とが設けられている。ホストプロセッサ（図示略）
は，領域A1〜A3に転送エリアのアドレス情報を設定する
とともに，転送制御部13に転送開始指示を与える。デー
タ転送装置10には３個の転送エリアのアドレス情報をセ
ットするための領域A1〜A3が設けられているから，これ
らの領域にアドレス情報がセットされていれば,1回の転
送開始指示を与えるだけで,3個のエリアへの転送が順次
行なわれる。
ホストプロセッサによる転送処理が第2a図および第2b
図に、データ転送装置10の転送制御部13による転送処理
が第３図にそれぞれ示されている。第９図に示すよう
に，エリアA,B,CからそれぞれエリアD,E,Fに３回繰り返
してデータを転送する処理について説明する。
図に、データ転送装置10の転送制御部13による転送処理
が第３図にそれぞれ示されている。第９図に示すよう
に，エリアA,B,CからそれぞれエリアD,E,Fに３回繰り返
してデータを転送する処理について説明する。
第2a図において、ホストプロセッサはルーチンRBを実
行する（ステップ21）。このルーチンRBは第2b図に示さ
れている。すなわち，エリアＡからエリアＤにデータを
転送するためのアドレス情報を領域A1にセットする（所
要時間ｋ秒）（ステップ31）。続いて，エリアB,Cから
それぞれエリアE,Fにデータ転送するためのアドレス情
報をそれぞれ領域A2,A3にセットする（所要時間それぞ
れｋ秒）（ステップ32,33），このようにして，ルーチ
ンRBの処理時間は3k秒となる。
行する（ステップ21）。このルーチンRBは第2b図に示さ
れている。すなわち，エリアＡからエリアＤにデータを
転送するためのアドレス情報を領域A1にセットする（所
要時間ｋ秒）（ステップ31）。続いて，エリアB,Cから
それぞれエリアE,Fにデータ転送するためのアドレス情
報をそれぞれ領域A2,A3にセットする（所要時間それぞ
れｋ秒）（ステップ32,33），このようにして，ルーチ
ンRBの処理時間は3k秒となる。
ルーチンRBが終了すると，ホストプロセッサはデータ
転送装置10にデータ転送開始指令を与える（所要時間ｍ
秒）（ステップ22）。ホストプロセッサからデータ転送
開始指示が与えられるとデータ転送装置10は第３図に示
す処理を行なう。すなわち，転送制御部13から領域Ａに
セットされたアドレス情報に基づいて，データ転送を制
御するためのメモリ制御信号が出力される。すると，メ
モリではエリアＡからエリアＤへのデータ転送が行なわ
れる（ステップ41）。同じように，領域A2,A3のアドレ
ス情報に基づいてメモリ制御信号が順次出力され，エリ
アＢからＥへの，エリアＣからＦへのデータ転送が順次
行なわれる（ステップ42,43）。
転送装置10にデータ転送開始指令を与える（所要時間ｍ
秒）（ステップ22）。ホストプロセッサからデータ転送
開始指示が与えられるとデータ転送装置10は第３図に示
す処理を行なう。すなわち，転送制御部13から領域Ａに
セットされたアドレス情報に基づいて，データ転送を制
御するためのメモリ制御信号が出力される。すると，メ
モリではエリアＡからエリアＤへのデータ転送が行なわ
れる（ステップ41）。同じように，領域A2,A3のアドレ
ス情報に基づいてメモリ制御信号が順次出力され，エリ
アＢからＥへの，エリアＣからＦへのデータ転送が順次
行なわれる（ステップ42,43）。
３つのエリアについて第１回目のデータ転送が終了す
ると，ホストプロセッサは再度データ転送開始指示をデ
ータ転送装置10に与え，第２回目のデータ転送が終了し
たのち同じように第３回目のデータ転送開始指示を与え
る（所要時間はそれぞれｍ秒）（ステップ23,24）。
ると，ホストプロセッサは再度データ転送開始指示をデ
ータ転送装置10に与え，第２回目のデータ転送が終了し
たのち同じように第３回目のデータ転送開始指示を与え
る（所要時間はそれぞれｍ秒）（ステップ23,24）。
以上のようにして，ホストプロセッサが３のエリア転
送を３回繰り返すことに要する処理時間は合計3k＋3m秒
となる。上述した従来のデータ転送方法によって9k＋9m
秒の処理時間が必要であったことに比較すると，処理時
間が大幅に短縮されている。
送を３回繰り返すことに要する処理時間は合計3k＋3m秒
となる。上述した従来のデータ転送方法によって9k＋9m
秒の処理時間が必要であったことに比較すると，処理時
間が大幅に短縮されている。
次に，第１回目のデータ転送では第4a図に示すよう
に，エリアA,B,CからエリアD,E,Fにそれぞれデータ転送
を行ない，第２回目のデータ転送では第4b図に示すよう
に，エリアA,CからエリアD,Fにデータ転送を行ない，エ
リアＢからエリアＥへのデータ転送を行なわず，第３回
目のデータ転送では第4c図に示すように，すべてのエリ
アA,B,CからエリアD,E,Fにデータ転送を行なう場合を考
える。第１図に示すデータ転送装置を用いるとすると，
その転送処理は第５図に示すようになる。すなわち，上
述したルーチンRBのうち,3つのエリアについての第１回
目のデータ転送を行なう（ステップ51,52）（第4a
図）。次に，第２回目のデータ転送に先だち，エリアＢ
からエリアＥへのデータ転送を行なわないようにするた
めに，データ転送装置10の領域A2におけるアドレス情報
内の転送バイト数を零にする（所要時間ｋ秒）（ステッ
プ53）。そして第２回目のデータ転送のためにデータ転
送装置10を起動すると（ステップ54），エリアＡからエ
リアＤへのデータ転送と，エリアＣからエリアＦへのデ
ータ転送のみが行なわれる（第4b図）。さらに第３回目
のデータ転送に先だち，エリアＢからエリアＥへのデー
タ転送が行なえるように，領域A2のアドレス情報内の転
送バイト数を元の値に戻す（所要時間ｋ秒）（ステップ
55）。この後，データ転送装置10を起動すると（ステッ
プ56），エリアA,B,CからエリアD,E,Fへのデータ転送が
行なわれる（第4c図）。以上の処理によると，ホストプ
ロセッサの処理時間は5k＋3m秒となる。
に，エリアA,B,CからエリアD,E,Fにそれぞれデータ転送
を行ない，第２回目のデータ転送では第4b図に示すよう
に，エリアA,CからエリアD,Fにデータ転送を行ない，エ
リアＢからエリアＥへのデータ転送を行なわず，第３回
目のデータ転送では第4c図に示すように，すべてのエリ
アA,B,CからエリアD,E,Fにデータ転送を行なう場合を考
える。第１図に示すデータ転送装置を用いるとすると，
その転送処理は第５図に示すようになる。すなわち，上
述したルーチンRBのうち,3つのエリアについての第１回
目のデータ転送を行なう（ステップ51,52）（第4a
図）。次に，第２回目のデータ転送に先だち，エリアＢ
からエリアＥへのデータ転送を行なわないようにするた
めに，データ転送装置10の領域A2におけるアドレス情報
内の転送バイト数を零にする（所要時間ｋ秒）（ステッ
プ53）。そして第２回目のデータ転送のためにデータ転
送装置10を起動すると（ステップ54），エリアＡからエ
リアＤへのデータ転送と，エリアＣからエリアＦへのデ
ータ転送のみが行なわれる（第4b図）。さらに第３回目
のデータ転送に先だち，エリアＢからエリアＥへのデー
タ転送が行なえるように，領域A2のアドレス情報内の転
送バイト数を元の値に戻す（所要時間ｋ秒）（ステップ
55）。この後，データ転送装置10を起動すると（ステッ
プ56），エリアA,B,CからエリアD,E,Fへのデータ転送が
行なわれる（第4c図）。以上の処理によると，ホストプ
ロセッサの処理時間は5k＋3m秒となる。
複数のエリア転送を行なうときに，転送を行なわない
エリアの設定が容易に可能となり，このような選択的な
エリア転送を高速化できるように工夫されたデータ転送
方法および装置の実施例について，次に説明する。
エリアの設定が容易に可能となり，このような選択的な
エリア転送を高速化できるように工夫されたデータ転送
方法および装置の実施例について，次に説明する。
第６図はデータ転送装置の構成の概要を示している。
このデータ転送装置10には領域A1〜A3に加えて，これら
の領域A1〜A3に対応して，データ転送の可，不可を表わ
すための情報（フラグ）を記憶する複数の領域12（それ
ぞれの領域またはフラグをF1,F2,F3で表わす）が設けら
れている。これらのフラグが１にセットされているとき
は転送可を表わし,0にセットされると転送不可を表わ
す。フラグF1〜F3は常時は１にセットされているものと
する。
このデータ転送装置10には領域A1〜A3に加えて，これら
の領域A1〜A3に対応して，データ転送の可，不可を表わ
すための情報（フラグ）を記憶する複数の領域12（それ
ぞれの領域またはフラグをF1,F2,F3で表わす）が設けら
れている。これらのフラグが１にセットされているとき
は転送可を表わし,0にセットされると転送不可を表わ
す。フラグF1〜F3は常時は１にセットされているものと
する。
第７図は，第4a図〜第4c図に示すような３回の転送処
理を，第６図に示すデータ転送装置を用いて行なう場合
のホストプロセッサによる処理手順を示している。また
第８図は第６図のデータ転送装置10の転送制御部13によ
る処理手順を示している。
理を，第６図に示すデータ転送装置を用いて行なう場合
のホストプロセッサによる処理手順を示している。また
第８図は第６図のデータ転送装置10の転送制御部13によ
る処理手順を示している。
第７図において，まず，第2b図に示すルーチンRBを行
ない（ステップ61），データ転送装置10を起動する（ス
テップ62）。データ転送装置10はホストプロセッサから
データ転送開始指示を受取ると，第８図のフローにした
がって，フラグF1,F2,F3の状態をチェックし（ステップ
71,73,75），フラグが１であれば対応する領域A1,A2ま
たはA3のアドレス情報にしたがってデータ転送のための
メモリ制御信号を出力する（ステップ72,74,76），これ
によりメモリのエリア間のデータ転送が実際に行なわれ
る。フラグF1,F2またはF3が０であれば，そのフラグに
対応するエリアのデータ転送は行なわず，次のフラグの
チェックに移る。第１回目のデータ転送においてはすべ
てのフラグF1〜F3が１であるから，エリアA,B,Cからエ
リアD,E,Fへのデータ転送が行なわれる（第4a図）。
ない（ステップ61），データ転送装置10を起動する（ス
テップ62）。データ転送装置10はホストプロセッサから
データ転送開始指示を受取ると，第８図のフローにした
がって，フラグF1,F2,F3の状態をチェックし（ステップ
71,73,75），フラグが１であれば対応する領域A1,A2ま
たはA3のアドレス情報にしたがってデータ転送のための
メモリ制御信号を出力する（ステップ72,74,76），これ
によりメモリのエリア間のデータ転送が実際に行なわれ
る。フラグF1,F2またはF3が０であれば，そのフラグに
対応するエリアのデータ転送は行なわず，次のフラグの
チェックに移る。第１回目のデータ転送においてはすべ
てのフラグF1〜F3が１であるから，エリアA,B,Cからエ
リアD,E,Fへのデータ転送が行なわれる（第4a図）。
次に，第２回目のデータ転送に先だち，ホストプロセ
ッサは，エリアＢからエリアＥへのデータ転送を禁止す
るためにF2＝０とする（ステップ63）。このフラグの変
更処理はアドレス情報の変更処理よりも簡単であり,k秒
よりも短いｎ秒で完了する（ｎ＜ｋ）。そして，データ
転送装置10を起動すると（ステップ64），エリアＡから
エリアＣへのデータ転送と，エリアＤからエリアＦへの
データ転送のみが行なわれ，エリアＢからエリアＥへの
データ転送は行なわれない（第4b図，第８図ステップ73
でNOとなり，ステップ74がスキップされる）。
ッサは，エリアＢからエリアＥへのデータ転送を禁止す
るためにF2＝０とする（ステップ63）。このフラグの変
更処理はアドレス情報の変更処理よりも簡単であり,k秒
よりも短いｎ秒で完了する（ｎ＜ｋ）。そして，データ
転送装置10を起動すると（ステップ64），エリアＡから
エリアＣへのデータ転送と，エリアＤからエリアＦへの
データ転送のみが行なわれ，エリアＢからエリアＥへの
データ転送は行なわれない（第4b図，第８図ステップ73
でNOとなり，ステップ74がスキップされる）。
第３回目のデータ転送では，ホストプロセッサはフラ
グF2を１に戻したのち（所要時間ｎ秒）（ステップ6
5），データ転送装置10を起動する（ステップ66）。こ
れにより，第１回目と同じように，すべてのエリアA,B,
CからエリアD,E,Fへのデータ転送が行なわれる。
グF2を１に戻したのち（所要時間ｎ秒）（ステップ6
5），データ転送装置10を起動する（ステップ66）。こ
れにより，第１回目と同じように，すべてのエリアA,B,
CからエリアD,E,Fへのデータ転送が行なわれる。
第１図に示すデータ転送装置を用いた第５図の処理と
第６図に示すデータ転送装置を用いた第７図の処理とを
比較すると，（5k＋3m）−（3k＋3m＋2n）＝２（ｋ−
ｎ）となり，ホストプロセッサの処理時間が２（ｋ−
ｎ）秒短縮されることになる。
第６図に示すデータ転送装置を用いた第７図の処理とを
比較すると，（5k＋3m）−（3k＋3m＋2n）＝２（ｋ−
ｎ）となり，ホストプロセッサの処理時間が２（ｋ−
ｎ）秒短縮されることになる。
第１図から第３図はこの発明の一実施例を示す。 第１図はデータ転送装置の構成を示すブロック図であ
る。 第2a図および第2b図はホストプロセッサによる処理手順
を示すフロー・チャートである。 第３図はデータ転送装置の処理手順を示すフロー・チャ
ートである。 第4a図から第4c図はデータ転送が３回繰り返され，その
うちで第２回目には一エリアについてのデータ転送を行
なわない様子を示すメモリ・マップである。 第５図は第4a図から第4c図に示すデータ転送処理を第１
図に示すデータ転送装置を用いて行なうときのホストプ
ロセッサによる処理手順を示すフロー・チャートであ
る。 第６図から第８図はこの発明の他の実施例を示す。 第６図はデータ転送装置の構成を示すブロック図であ
る。 第７図はホストプロセッサによる処理手順を示すフロー
・チャートである。 第８図はデータ転送装置による処理手順を示すフロー・
チャートである。 第９図は３の転送エリア間のデータ転送の様子を示すメ
モリ・マップである。 第10a図および第10b図は従来のデータ転送方法を示すフ
ロー・チャートである。 10……データ転送装置， 11……第１の領域， 12……第２の領域， 13……転送制御部。
る。 第2a図および第2b図はホストプロセッサによる処理手順
を示すフロー・チャートである。 第３図はデータ転送装置の処理手順を示すフロー・チャ
ートである。 第4a図から第4c図はデータ転送が３回繰り返され，その
うちで第２回目には一エリアについてのデータ転送を行
なわない様子を示すメモリ・マップである。 第５図は第4a図から第4c図に示すデータ転送処理を第１
図に示すデータ転送装置を用いて行なうときのホストプ
ロセッサによる処理手順を示すフロー・チャートであ
る。 第６図から第８図はこの発明の他の実施例を示す。 第６図はデータ転送装置の構成を示すブロック図であ
る。 第７図はホストプロセッサによる処理手順を示すフロー
・チャートである。 第８図はデータ転送装置による処理手順を示すフロー・
チャートである。 第９図は３の転送エリア間のデータ転送の様子を示すメ
モリ・マップである。 第10a図および第10b図は従来のデータ転送方法を示すフ
ロー・チャートである。 10……データ転送装置， 11……第１の領域， 12……第２の領域， 13……転送制御部。
Claims (2)
- 【請求項１】データ転送装置に，複数のエリア転送のた
めの複数個のアドレス情報を記憶する第１の領域と，エ
リア転送ごとに転送可，不可に関する情報を記憶する第
２の領域とを設け， 複数個のデータ転送エリアにデータ転送を自動的に繰返
して行なう場合に，最初に，各データ転送エリアのアド
レス情報を複数個の第１の領域にそれぞれセットすると
ともに，データ転送エリアごとに転送可，不可に関する
情報を第２の領域にそれぞれセットしてデータ転送装置
を起動し， 転送可の情報がセットされているすべてのデータ転送エ
リアについての１回のデータ転送が終了したのち，第１
の領域に記憶されているアドレス情報についての変更を
行うことなく，第２の領域にセットされている転送可，
不可の情報の修正処理を行ない，再びデータ転送装置を
起動するようにして，データ転送装置の起動を所定回数
繰り返す，データ転送方法。 - 【請求項２】複数のエリア転送のための複数個のアドレ
ス情報を記憶する第１の領域と，エリア転送ごとに転送
可，不可に関する情報を記憶する第２の領域とを備え，
起動されたときに，第２の領域を参照し，転送可の場合
には対応する第１の領域のアドレス情報にしたがってデ
ータ転送を行ない，転送不可の場合には次のエリアの転
送処理に進むように構成されているデータ転送装置と， 複数個のデータ転送エリアにデータ転送を自動的に繰返
して行なう場合に，最初に，各データ転送エリアのアド
レス情報を複数個の第１の領域にそれぞれセットすると
ともに，データ転送エリアごとに転送可，不可に関する
情報を第２の領域にそれぞれセットしてデータ転送装置
を起動し，転送可の情報がセットされているすべてのデ
ータ転送エリアについての１回のデータ転送が終了した
のち，第１の領域に記憶されているアドレス情報につい
ての変更を行うことなく，第２の領域にセットされてい
る転送可，不可の情報の修正処理を行ない，再びデータ
転送装置を起動するようにして，データ転送装置の起動
を所定回数繰り返すように制御するプロセッサと， からなるデータ転送システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2044526A JP3007923B2 (ja) | 1990-02-27 | 1990-02-27 | データ転送方法およびシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2044526A JP3007923B2 (ja) | 1990-02-27 | 1990-02-27 | データ転送方法およびシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03248255A JPH03248255A (ja) | 1991-11-06 |
| JP3007923B2 true JP3007923B2 (ja) | 2000-02-14 |
Family
ID=12693966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2044526A Expired - Fee Related JP3007923B2 (ja) | 1990-02-27 | 1990-02-27 | データ転送方法およびシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3007923B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8449142B1 (en) | 2009-10-14 | 2013-05-28 | C-M Glo, Llc | Reinforced housing structure for a lighted sign or lighting fixture |
| US8449140B2 (en) | 2009-09-18 | 2013-05-28 | C-M Glo, Llc | Lighting arrangement using LEDs |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5553307A (en) * | 1992-04-17 | 1996-09-03 | Hitachi, Ltd. | Method and device for transferring noncontiguous blocks in one transfer start by creating bit-map indicating which block is to be transferred |
| JP2006293929A (ja) * | 2005-04-14 | 2006-10-26 | Matsushita Electric Ind Co Ltd | データ伝送装置 |
-
1990
- 1990-02-27 JP JP2044526A patent/JP3007923B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8449140B2 (en) | 2009-09-18 | 2013-05-28 | C-M Glo, Llc | Lighting arrangement using LEDs |
| US8449142B1 (en) | 2009-10-14 | 2013-05-28 | C-M Glo, Llc | Reinforced housing structure for a lighted sign or lighting fixture |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03248255A (ja) | 1991-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3007923B2 (ja) | データ転送方法およびシステム | |
| EP0969384A2 (en) | Method and apparatus for processing information, and providing medium | |
| JPH098869A (ja) | チェックポイント通信処理システム | |
| JPH05282242A (ja) | バス制御方式 | |
| JPS6336021B2 (ja) | ||
| JPS6143367A (ja) | レジスタ制御方式 | |
| JPH04248652A (ja) | Ｄｍａコントローラ | |
| JPH07146839A (ja) | Ｄｍａ回路 | |
| JPH09288639A (ja) | 情報処理装置 | |
| JPH0418639A (ja) | プログラム起動方式 | |
| JPH08202648A (ja) | ダイレクトメモリアクセス転送方式及び方法 | |
| JPH10134013A (ja) | マルチｃｐｕシステム | |
| JP2002132706A (ja) | Ｄｍａ転送装置 | |
| JPH0411899B2 (ja) | ||
| JPH04245340A (ja) | 拡張システム監視方式 | |
| JPS5920030A (ja) | 入出力命令制御方式 | |
| JPH0442633A (ja) | 回線制御システム | |
| JPH0193823A (ja) | パーソナルコンピュータのｒｏｍ制御方式 | |
| JPH0337719A (ja) | マスタフアイルの主記憶装置展開方式 | |
| JPS63181050A (ja) | 記憶アクセス制御方式 | |
| JPH02181831A (ja) | プログラム制御方法 | |
| JPH07117937B2 (ja) | オンラインシステムのトランザクション処理装置 | |
| JPS6186859A (ja) | バス選択装置 | |
| JP2002140056A (ja) | 画像データ処理装置 | |
| JPH0697987A (ja) | 通信処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |