JPH09288639A

JPH09288639A - 情報処理装置

Info

Publication number: JPH09288639A
Application number: JP10057696A
Authority: JP
Inventors: Osamu Nakayama; 道中山
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1996-04-22
Filing date: 1996-04-22
Publication date: 1997-11-04

Abstract

(57)【要約】【課題】連続したプリントに対して１枚毎に同じＤＭＡ
パラメータをＦＩＦＯに設定するというデータ転送終了
割り込み処理を行なうことなくデータの転送を行うこ
と。【解決手段】装置全体を制御するＣＰＵと、ＤＭＡ転
送されるデータと、データの末尾に次回のＤＭＡパラメ
ータ及び次回のＤＭＡ制御情報とを関連付けて保持する
メインメモリと、システムバスと出力部とを接続するイ
ンターフェース部と、インターフェース部から入力され
たデータを出力する出力部と、ＣＰＵとメインメモリと
インターフェース部とを接続するシステムバスとで構成
される情報処理装置である。また、インターフェース部
内に、データかＤＭＡ制御情報及びＤＭＡパラメータか
を識別するバスバッファ部を設けても良い。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】メインメモリ上に展開された
データをＤＭＡ転送により転送する情報処理装置に関す
る。

【０００２】

【従来の技術】メインメモリと、ＣＰＵと、入出力装置
との間のデータ転送方法としては、直接制御方式、チャ
ネル方式、ＤＭＡ（ＤｉｒｅｃｔＭｅｍｏｒｙＡｃ
ｃｅｓｓ）転送方式等がある。このうち、ＤＭＡ転送方
式は、ＣＰＵとは、別にＤＭＡ転送を制御するＤＭＡコ
ントローラと、メインメモリと入出力装置との間に、メ
インメモリとＣＰＵとの間のデータ転送路とは独立した
データ転送路とを設け、このＤＭＡコントローラにより
メインメモリ上に展開されたデータを、ＣＰＵを介さず
に直接、メインメモリから入出力装置へデータの転送を
行なうデータ転送方式である。このＤＭＡ転送方式で
は、ＣＰＵの動作と入出力動作の並列処理が可能とな
る。つまり、ＤＭＡ転送を制御するＤＭＡコントローラ
は、ＤＭＡ転送要求が外部あるいは内部で発生すると、
ＣＰＵからバス制御権を獲得し、ＣＰＵに代わってメイ
ンメモリと入出力装置との間のデータ転送を行なう。こ
のＤＭＡ転送中、ＣＰＵは別の処理を行うことができ
る。ＤＭＡコントローラは、データ転送を連続して行う
バーストモードや、ＣＰＵと入出力装置が同時にメイン
メモリにアクセスしようとした場合に入出力装置のアク
セスを優先させるサイクルスチールモード、あるいは必
要に応じてデータを転送するオンデマンドモードなどと
いったＤＭＡ転送モードと、転送を開始するメモリアド
レスや転送ワード数などのＤＭＡパラメータとが設定可
能になっている。そして、ＤＭＡコントローラは設定さ
れたＤＭＡパラメータに基づいてＤＭＡ転送を行なう。
このような構成のＤＭＡコントローラは、上記ＤＭＡ転
送モードおよび上記ＤＭＡパラメータによって指定され
る複数のＤＭＡ転送サイクルからなるＤＭＡ転送動作を
終了した場合、再度ＤＭＡ転送を開始させるためには、
通常、ＤＭＡパラメータの全部ではないが、少なくとも
メインメモリの転送開始アドレスの設定と、転送開始コ
マンドの発行をＣＰＵから行なう必要がある。

【０００３】近年、高速プリンタ装置において、ＤＭＡ
転送の周期は非常に高速度が要求されるようになってき
ている。このような高速動作環境においては、ＤＭＡ転
送動作が終了してから、次のＤＭＡ転送動作がスタート
するまでの時間は、１００マイクロ秒以下にすることが
可能である。そのため、この１００マイクロ秒以下とい
う短い時間内に、パラメータ設定およびコマンド発行を
行なわなければならない。

【０００４】また、通常、ＤＭＡ転送の終了は、ＣＰＵ
に対して割り込み要求信号を発行することにより通知さ
れる。複数の割り込み要求が重なった場合、ＣＰＵが割
り込み要求信号に応答して所定の処理プログラムが実行
されるまでの時間は長くなり、次のＤＭＡ転送動作がス
タートするまでの最短時間（１００マイクロ秒以下）の
時間的要求を満足できないことが起こり得る。つまり、
ＤＭＡ転送周期が短い高速プリンタ装置では、ＣＰＵが
ＤＭＡ転送終了から次のＤＭＡ転送開始するまでの時間
内に、ＤＭＡ転送に必要なパラメータやコマンドの設定
ができないため、従来のＤＭＡコントローラを用いたＤ
ＭＡ転送の実現は困難であった。

【０００５】このような問題を解決するために、特開平
３−２５６１５３号公報には、ＤＭＡパラメータを保持
するためのＦＩＦＯを設け、このＦＩＦＯに格納された
ＤＭＡパラメータを順次実行する方法が記載されてい
る。しかし、特開平３−２５６１５３号公報記載のＤＭ
Ａ転送方法では、一旦、ＦＩＦＯにＤＭＡパラメータを
格納してしまうと、ＤＭＡパラメータの順序を入れ換え
ることはできない。例えば、１０００枚プリントを行な
っている最中に、緊急で１枚プリントを行いたい場合、
１０００枚のプリントが終了するまでは、この緊急の１
枚のプリントを行なうことができない。さらに、特開平
３−２５６１５３号公報記載のＤＭＡ転送方法では、同
一のイメージデータを複数枚分データ転送する場合は、
１枚毎に同じＤＭＡパラメータをＦＩＦＯに設定する必
要がある。

【０００６】

【発明が解決しようとする課題】特開平７−２８２２７
３号公報には、メインメモリ中にＤＭＡ転送する画像デ
ータと、その画像データのヘッダ部に描画命令データと
制御データとを格納し、画像データと描画命令データ及
び制御データとを一緒にＤＭＡ転送する方法が記載され
ている。特開平７ー２８２２７３号公報に記載されたＤ
ＭＡ転送では、例えば、１０枚連続したＤＭＡ転送が行
われている途中の４枚目のイメージデータのＤＭＡ転送
中に、優先順位の高い他のイメージデータのＤＭＡ転送
要求がある場合、４枚目イメージデータのＤＭＡ転送
中、メインメモリ上の画像データのヘッダ部に格納され
た描画命令データ及び制御データを書き替えたとして
も、既にＤＭＡ制御部には５枚目のＤＭＡ転送のための
描画命令データ及び制御データが設定されている。従っ
て、５枚目の出力が終了した後でなければ、ＤＭＡ制御
部に設定された描画命令データ及び制御データを変更す
ることはできない、つまり、５枚目の出力が終了しなけ
れば、この優先順位の高いイメージデータをＤＭＡ転送
することはできない。

【０００７】この発明は、上記のような点に鑑みてなさ
れたものであり、連続したプリントに対して１枚毎に同
じＤＭＡパラメータをＦＩＦＯに設定するというデータ
転送終了割り込み処理を行なうことなくデータの転送を
行い、メモリ上に、イメージデータと、イメージデータ
にリンクしたＤＭＡパラメータおよびＤＭＡ制御情報と
を格納することで、プリントの順序を任意に入れ換える
ことができる情報処理装置を提供することを目的とす
る。

【０００８】

【課題を解決するための手段】上記の目的を達成するた
め、請求項１記載の発明は、装置全体を制御するＣＰＵ
と、ＤＭＡ転送されるデータと、前記データの末尾に次
回のＤＭＡ転送のＤＭＡパラメータ及び次回のＤＭＡ転
送のＤＭＡ制御情報とを関連付けて保持するメインメモ
リと、システムバスと出力部とを接続するインターフェ
ース部と、前記インターフェース部から入力された前記
データを出力する出力部と、前記ＣＰＵと前記メインメ
モリと前記インターフェース部とを接続する前記システ
ムバスとを具備する情報処理装置とした。

【０００９】請求項２記載の発明は、請求項１記載の情
報処理装置において、ＤＭＡ転送を制御するＤＭＡ制御
部と、前記メインメモリから前記データとともに次回の
ＤＭＡ転送のＤＭＡ制御情報及び次回のＤＭＡ転送のＤ
ＭＡパラメータをＤＭＡ転送し、前記データか前記ＤＭ
Ａ制御情報及び前記ＤＭＡパラメータかを識別し、前記
ＤＭＡ制御情報及び前記ＤＭＡパラメータを前記ＤＭＡ
制御部へ出力するとともに、前記データをＦＩＦＯへ出
力するバスバッファ部と、前記バスバッファ部から出力
された前記データを保持するＦＩＦＯと、前記ＦＩＦＯ
を制御するＦＩＦＯ制御部とから構成されるインターフ
ェース部を具備する情報処理装置とした。

【００１０】

【発明の実施の形態】以下、本発明の実施例について説
明する。請求項１及び請求項２記載の発明を図１の実施
例、図２の実施例に基づいて説明する。請求項１及び請
求項２記載の発明の一実施例である図１の情報処理装置
は、システムバス１と、メインメモリ２と、ＣＰＵ３
と、ＤＭＡ制御部６とバスバッファ７とＦＩＦＯ８とＦ
ＩＦＯ制御部９とプリント制御部１０とで構成されるプ
リンタインターフェイス４と、プリンタ５とで構成され
る。

【００１１】次に、各構成要件を図１に基づいて説明す
る。システムバス１は、メインメモリ２とプリンタイン
ターフェイス部４とＣＰＵ３とを接続している。メイン
メモリ２とプリンタインターフェイス部４とＣＰＵ３と
の間のデータ転送は、このシステムバス１を用いて行わ
れる。メインメモリ２は、システムバス１により他の構
成要件と接続されるとともに、複数のイメージデータ
と、これらのイメージデータそれぞれに対応するＤＭＡ
制御情報及びＤＭＡパラメータとを保持している。つま
り、図１に示すように、メインメモリ２は、イメージデ
ータにリンクして次回のＤＭＡ転送を行なうためのＤＭ
Ａパラメータ及びＤＭＡ制御情報がイメージデータの末
尾に格納されており、イメージデータと次回のＤＭＡパ
ラメータ及び次回のＤＭＡ制御情報の組が、順に展開さ
れている。具体的には、図２に示すように、メインメモ
リ２上のイメージデータの末尾に、次回のＤＭＡパラメ
ータ及びＤＭＡ制御情報が展開されている。つまり、メ
インメモリ２上には、第１回目のＤＭＡ転送を行うイメ
ージデータの末尾に第２回目のＤＭＡパラメータ及びＤ
ＭＡ制御情報を付加し、第２回目のＤＭＡ転送を行うイ
メージデータの末尾に第３回目のＤＭＡパラメータ及び
ＤＭＡ制御情報を付加している。次回のＤＭＡパラメー
タ及び次回のＤＭＡ制御情報がイメージデータの末尾に
付加されている。以下同様にして、ＤＭＡ転送するイメ
ージデータと、その次にＤＭＡ転送するイメージデータ
のＤＭＡパラメータ及びＤＭＡ制御情報とをリンクさせ
て、メモリ上に展開していく。従って、メインメモリ２
上には、ＤＭＡパラメータで指定されるメモリ領域の最
後の転送ブロックにＤＭＡ制御情報、ＤＭＡパラメー
タ、および、次のイメージのためのリンク情報(ＤＭＡ
制御情報、ＤＭＡパラメータ)のための領域が確保され
ている。ＤＭＡパラメータには、連続してイメージを転
送するためのＤＭＡアドレスやＤＭＡサイズが設定され
る。ＤＭＡ制御情報には、出力枚数、同一イメージ出力
を示すビット、リンク先のＤＭＡパラメータおよびＤＭ
Ａ制御情報がセットされたことを示すリンク済みビッ
ト、優先順位の高いプリント要求が発生したことを示す
リンク変更ビットが設定されている。

【００１２】ＣＰＵ３は、図１に示すシステム全体を制
御する。さらに、プリンタインターフェース部４は、シ
ステムバス１とプリンタ５とを接続し、システムバス１
からデータを入力しプリンタ５に出力する。プリンタイ
ンターフェース部４内のＤＭＡ制御部６は、ＤＭＡパラ
メータ(ＤＭＡアドレス/ＤＭＡサイズ)、ＤＭＡ制御情
報をそれぞれＤＭＡ制御部６内のレジスタに保持し、こ
のＤＭＡパラメータ、ＤＭＡ制御情報に従って、メイン
メモリ２に対してＤＭＡ転送を指示し、メインメモリ２
からイメージデータのＤＭＡ転送を制御する。さらに、
ＤＭＡ制御部６は、プリント枚数をカウントするための
プリントカウンタおよび、プリントカウンタの値を一時
記憶しておくテンポラリレジスタも併せて具備してい
る。プリンタインターフェイス部４内のバスバッファ７
は、ＤＭＡ制御部６により制御されたＤＭＡ転送により
メインメモリ２から転送されたイメージデータと次回の
ＤＭＡパラメータ及び次回のＤＭＡ制御情報とを、一次
的に保持するとともに、転送されたデータがイメージデ
ータか次回のＤＭＡパラメータ及び次回のＤＭＡ制御情
報かを識別する。識別されたデータがイメージデータで
ある場合、バスバッファ７は、イメージデータをＦＩＦ
Ｏ８へ出力する。識別されたデータが次回のＤＭＡパラ
メータ及び次回のＤＭＡ制御情報である場合は、次回の
ＤＭＡパラメータ及び次回のＤＭＡ制御情報をＤＭＡ制
御部６へ出力する。ＦＩＦＯ８は、ＦＩＦＯ制御部９に
より制御されており、バスバッファ７から出力されたイ
メージデータを保持するとともに、このイメージデータ
をプリンタ５へ出力する。ＦＩＦＯ制御部９は、ＦＩＦ
Ｏ８を制御する。プリント制御部１０は、プリンタ５を
制御する。プリンタ５は、プリント制御部１０の制御に
より、プリンタインターフェース４内のＦＩＦＯ８から
出力されたイメージデータを入力し、このイメージデー
タに基づいて、紙等の出力媒体に出力する。

【００１３】次に、本発明の動作を図1に基づいて説明
する。本実施例では、イメージ転送のためにバスの転送
モードを1転送ブロックを３２ｂｙｔｅバースト転送で
行なうこととする。また、プリント開始時には、まず、
プリンタインターフェース部４内のＤＭＡ制御部６に対
して、最初に出力するイメージデータのＤＭＡパラメー
タ及びＤＭＡ制御情報を予め設定しておく。ＤＭＡパラ
メータおよびＤＭＡ制御情報は、図２に示すように、メ
インメモリ上に展開されている。つまり、イメージデー
タともに、次にＤＭＡ転送するイメージデータのリンク
情報(ＤＭＡ制御情報、ＤＭＡパラメータ、リンク先Ｄ
ＭＡ制御情報、リンク先ＤＭＡパラメータ)の領域が、
メインメモリ上のメモリ領域の転送ブロックに確保され
ている。プリンタ５に、プリント出力の開始を指示する
と、ＣＰＵ３は、プリント要求をプリンタインターフェ
ース部４に対して出力する。プリンタインターフェース
部４内のＤＭＡ制御部６は、プリンタインターフェース
部４内のプリント制御部１０がプリンタ５に対してプリ
ントスタート信号を出力する前に、ＦＩＦＯ８にデータ
を先詰めしておくためにＤＭＡ転送を起動する。このＤ
ＭＡ転送においては、ＤＭＡ制御部６内にあらかじめセ
ットしておいたＤＭＡアドレスを用いて、メインメモリ
２上からイメージデータと、次回のＤＭＡ制御情報及び
次回のＤＭＡパラメータとをＤＭＡ転送し、バスバッフ
ァ７に一時記憶する。バスバッファ７は、一時記憶した
イメージデータと、次回のＤＭＡ制御情報及び次回のＤ
ＭＡパラメータとを識別し、イメージデータをＦＩＦＯ
８へ出力し、次回のＤＭＡ制御情報及び次回のＤＭＡパ
ラメータをＤＭＡ制御部６のレジスタに保持する。バス
の一回の転送サイクル毎に、最初に設定したＤＭＡアド
レスはインクリメントされ、ＤＭＡサイズはディクリメ
ントされる。ここで、バースト転送においてはＤＭＡア
ドレスおよびサイズは、バースト転送サイズ分インクリ
メントおよびディクリメントされる。バスバッファ７か
らＦＩＦＯ８へイメージデータを出力するとき、ＦＩＦ
Ｏ８がハーフフルのときは、ＤＭＡ制御部６は、メイン
メモリ２からバスバッファ７へのＤＭＡ転送を一時中断
する。

【００１４】次に、ＦＩＦＯ８からプリンタ５へのイメ
ージデータの出力は、プリンタ５からの同期信号に合わ
せて行われる。ここで、ＦＩＦＯ８がハーフフル以下に
なると、ＤＭＡ制御部６は、中断していたＤＭＡ転送の
再開を指示し、ＦＩＦＯ８がハーフフルになるまでバス
バッファ７に一次記憶されているイメージデータをＦＩ
ＦＯ８へ読み込む。このようにイメージデータのＤＭＡ
転送およびプリンタへの出力を行なっていき、イメージ
データの最後のデータが転送されるのに続いて、次回の
ＤＭＡパラメータおよび次回のＤＭＡ制御情報がイメー
ジデータと同様に、メインメモリ２からバスバッファ７
へＤＭＡ転送される。バスバッファ７は、メインメモリ
２からＤＭＡ転送により、次回のＤＭＡパラメータおよ
び次回のＤＭＡ制御情報を入力すると、これらをＤＭＡ
制御部６のレジスタへ書き込む。ＤＭＡ制御部６は、書
き込まれた次回のＤＭＡパラメータおよびＤＭＡ制御情
報を用いて、次のＤＭＡ転送を起動する。

【００１５】続いて、本発明の他の実施例について、説
明する。まず、同一のイメージデータを連続プリントす
る動作について示す。例えば、同一のイメージデータを
６枚出力する場合、あらかじめＤＭＡ制御部６内のＤＭ
Ａアドレス/サイズレジスタにはメインメモリ上のイメ
ージデータのアドレス、転送サイズが設定される。ＤＭ
Ａ制御部６内のプリントカウンタには６をセットしてお
く。また、メインメモリ２上に展開されたイメージデー
タには、ＤＭＡパラメータおよびＤＭＡ制御情報として
プリント開始時にあらかじめＤＭＡ制御部６内に設定し
たＤＭＡアドレス/サイズをリンクされておく。ＤＭＡ
転送開始後、メインメモリ２上のイメージデータが１回
のバスサイクルが３２byte単位のバースト転送される。
ここで、最後の３２byteの転送時にイメージデータにリ
ンクされたＤＭＡパラメータをバスバッファ７でラッチ
し、ＤＭＡ制御部６内のレジスタに読み込む。この時、
ＤＭＡ終了の割り込みは発生しない。ＤＭＡ制御部６内
に読み込まれたＤＭＡパラメータに基づき、プリントタ
イミングに合わせて連続してＤＭＡ転送が開始される。
ＤＭＡ制御部６内のプリントカウンタはＤＭＡ転送の開
始時点でディクリメントされ、プリンタカウンタが０の
時点で、ＤＭＡサイズが０となるとＤＭＡ転送は停止す
る。このようにして、連続した同一のプリントが行なわ
れる。なお、本実施例ではＤＭＡ制御情報としてプリン
ト枚数を指定しても、ＤＭＡ制御部６内のプリントカウ
ンタが０にならないとセットできないものとしている。

【００１６】次に、連続して異なるイメージをプリント
する時の動作について説明する。同一のイメージデータ
のプリント同様に、ＤＭＡ転送を起動し、プリントを開
始する。次のイメージデータのメインメモリ２上への展
開が終了した時点で、現在ＤＭＡ転送を行なっているイ
メージデータの最後に用意されているリンク先のＤＭＡ
パラメータおよびＤＭＡ制御情報に展開したイメージデ
ータのアドレス/サイズ、出力枚数を設定し、ＤＭＡ制
御情報内のリンク済みビットをセットする。例えば1つ
目のイメージデータを４枚出力し、その後に２つ目のイ
メージデータを３枚出力する場合、まずＤＭＡ制御情報
内の出力枚数には４を設定しておく。プリントが行なわ
れ、プリンタカウンタがディクリメントされていき０に
なると、イメージデータとともにＤＭＡ転送され、ＤＭ
Ａ制御部６に読み込まれたＤＭＡ制御情報に、リンク済
みビットがセットされているならば、ＤＭＡ制御部６内
のレジスタに、リンク先のＤＭＡパラメータおよびＤＭ
Ａ制御情報を書き込む。このＤＭＡパラメータには２つ
目のイメージのＤＭＡアドレス/サイズ、ＤＭＡ制御情
報には出力枚数３がセットされる。このＤＭＡパラメー
タ及びＤＭＡ制御情報により、２つ目のイメージデータ
のＤＭＡ転送が開始され、プリントが行なわれる。リン
ク済みビットがセットされていない場合、プリントカウ
ンタが０の時にＤＭＡが終了すると、プリントは終了と
みなされる。したがって次のイメージ出力を行なうに
は、再びＤＭＡパラメータの設定など最初からプリント
の手続きを行なう。

【００１７】さらに、本発明の他の実施例の実施例につ
いて説明する。同一のイメージデータをプリント中に優
先順位の高いイメージデータのプリント要求が発生した
場合について説明する。本実施例では、１００枚出力中
において、途中、例えば、４０枚目を出力した時点で優
先順位の高いプリント要求が２枚発生したとする。まず
同一のイメージのプリントと同様にイメージを展開し、
そのイメージデータの最後にＤＭＡパラメータ、ＤＭＡ
制御情報を設定しておき、イメージデータのＤＭＡ転送
を開始する。ここで、４０枚目を出力した時点で他の優
先順位の高いプリントが要求されると、まず、優先順位
の高いイメージデータをメインメモリ２上に展開する。
展開した優先順位の高いイメージデータの末尾に、ＤＭ
Ａ制御情報としてリンク済みビットをセットし、ＤＭＡ
パラメータとして展開したイメージデータのアドレス/
サイズをセットする。また、現在ＤＭＡ転送中のＤＭＡ
アドレス/サイズをリンク先のＤＭＡパラメータとして
セットする。メインメモリ２上への優先順位の高いイメ
ージデータとＤＭＡパラメータ及びＤＭＡ制御情報との
展開が終った時点で、プリント中のイメージデータのメ
モリ領域において、リンク先のＤＭＡパラメータに、メ
インメモリ２上へ展開を行なった優先順位の高いイメー
ジデータのＤＭＡアドレス/サイズを設定するととも
に、ＤＭＡ制御情報にはリンク済みビットおよびリンク
変更ビットを設定しておく。これらの情報は、メインメ
モリ２からバスバッファ７にＤＭＡ転送され、続いて、
バスバッファ７からＤＭＡ制御部６のレジスタに設定さ
れる。ＤＭＡ制御部６にはリンク先の優先順位の高いＤ
ＭＡパラメータ/ＤＭＡ制御情報が設定される。この
時、前回までに行なったＤＭＡ転送における、ＤＭＡ制
御部６のプリントカウンタの値をテンポラリレジスタに
退避させ、リンク先のＤＭＡ制御情報として与えられる
プリント枚数をＤＭＡ制御部６のプリントカウンタに設
定する。テンポラリレジスタに退避されたプリントカウ
ンタの値は、ＤＭＡ制御部６からシステムバス１を介し
て、メインメモリ２上のメモリ領域の、優先順位の高い
イメージデータが展開されたメモリ領域の末尾に用意さ
れたリンク先ＤＭＡ制御情報部分に書き込まれる。

【００１８】続いて、ＤＭＡ制御部６に設定されたＤＭ
ＡパラメータおよびＤＭＡ制御情報に基づいて、メイン
メモリ２から優先順位の高いイメージデータのＤＭＡ転
送が開始され、2枚の優先順位の高いイメージデータの
プリントが行なわれ、プリントカウンタが０になると、
ＤＭＡ制御情報のリンク済みビットがセットされている
ことをＤＭＡ制御部６が確認し、リンク先のＤＭＡアド
レス/サイズすなわち、中断したＤＭＡパラメータおよ
びＤＭＡ制御情報を読み込む。ここでＤＭＡ制御情報の
プリント枚数には残りの出力枚数がすでに設定されてお
り、この枚数分をＤＭＡ転送することで、中断後のイメ
ージデータのプリントが行なわれる。

【００１９】上述のように、本願発明では、メインメモ
リ２上に、第２回目のＤＭＡパラメータ及びＤＭＡ制御
情報を第１回目にＤＭＡ転送するイメージデータの前に
展開し、第２回目にＤＭＡ転送するイメージデータの前
に第３回目のＤＭＡパラメータ及びＤＭＡ制御情報を展
開し、第３回目以降にＤＭＡ転送するイメージデータに
ついても順に、それぞれ、次回のＤＭＡパラメータ及び
ＤＭＡ制御情報を展開している。そのため、ＤＭＡ制御
部６のプリントカウンタに１００がセットされ、１００
枚連続したＤＭＡ転送が行われている途中の４０枚目の
イメージデータがＤＭＡ転送中に、優先順位の高い他の
イメージデータのＤＭＡ転送要求がある場合、４０枚目
イメージデータのＤＭＡ転送中に、メインメモリ２上の
ＤＭＡパラメータ及びＤＭＡ制御情報を書き替えたとし
ても、既にＤＭＡ制御部６には４１枚目のＤＭＡ転送の
ためのＤＭＡパラメータ及びＤＭＡ制御情報が設定され
ているということがない。従って、４１枚目の出力が終
了した後でなければ、ＤＭＡ制御部６のレジスタに設定
されたＤＭＡパラメータ及びＤＭＡ制御情報を変更する
ことができず、優先順位の高いイメージデータをＤＭＡ
転送することはできないという不具合は生じない。つま
り、本願発明では、メインメモリ２上に、第２回目のＤ
ＭＡパラメータ及びＤＭＡ制御情報を、第１回目にＤＭ
Ａ転送するイメージデータの末尾に展開し、第２回目に
ＤＭＡ転送するイメージデータの末尾に第３回目のＤＭ
Ａパラメータ及びＤＭＡ制御情報を展開し、同様に、第
３回目、第４回目にＤＭＡ転送するイメージデータにつ
いても順に、それぞれ第４回目、第５回目のＤＭＡパラ
メータおよびＤＭＡ制御情報を展開しているため、例え
ば、１００枚連続したＤＭＡ転送が行われている途中の
４０枚目のイメージデータのＤＭＡ転送中に、優先順位
の高い他のイメージデータのＤＭＡ転送要求がある場
合、４０枚目のイメージデータのＤＭＡ転送中に、メイ
ンメモリ２上のイメージデータの末尾に展開されている
次回のＤＭＡパラメータ及びＤＭＡ制御情報を、優先順
位の高いイメージデータのＤＭＡパラメータ及びＤＭＡ
制御情報に書き替えることができる。このようにする
と、４０枚目のイメージデータのＤＭＡ転送が終了する
と、書き替えられた次回のＤＭＡパラメータおよびＤＭ
Ａ制御情報、つまり、優先順位の高いイメージデータの
ＤＭＡ転送要求がＤＭＡ制御部６のレジスタにセットさ
れる。そのため、４１枚目のイメージデータをＤＭＡ転
送することなく、優先順位の高いイメージデータのＤＭ
Ａ転送要求後、すぐに、優先順位の高いイメージデータ
のＤＭＡ転送を行うことができる。

【００２０】請求項１及び請求項２記載の発明の説明に
おいて、図１では、出力装置としてはプリンタ５とし、
インターフェース部をプリンタインターフェース部４と
したが、本願発明の出力装置は、プリンタ装置のみに限
定されるものではなく、ディスプレイ等の出力装置でも
良いことは言うまでもない。また、請求項１及び請求項
３記載の発明の説明において、プリントカウンタで指定
できる枚数を越える出力を行なう場合は、リンク先のＤ
ＭＡ情報として、現在出力中のＤＭＡパラメータおよび
残りのプリント枚数を設定することで容易に対応でき
る。

【００２１】

【発明の効果】以上、説明したように、請求項１記載の
発明によれば、ＤＭＡパラメータをメインメモリ上のイ
メージデータにリンクさせて付加し、イメージデータと
ともにＤＭＡ転送し、ＤＭＡパラメータ及びＤＭＡ制御
情報をＤＭＡ制御部に書き込むことで、１回のイメージ
転送毎に割り込みを発生させ、割り込み処理に時間を要
するために連続したイメージ出力が間に合わなくなるこ
とがなくなり、そのＤＭＡアドレス/サイズを、次の出
力イメージデータがメインメモリ上に展開された後に任
意に変更することで、高速に連続したイメージ出力が可
能となる。また、ＤＭＡ制御情報に、優先順位の高いＤ
ＭＡ転送の他に、次に出力するためのイメージデータが
発生したことを記述しておくことで、割り込み処理を行
なうことなく、イメージ出力中においても優先順位の高
いイメージデータのプリントを高速に行なうことができ
る。さらに、メインメモリ上のイメージデータの末尾
に、次回のＤＭＡ転送のＤＭＡパラメータおよびＤＭＡ
制御情報を展開することによって、余分なプリントをす
る必要がなくなり、より高速なイメージ出力が可能であ
る。

【００２２】請求項２記載の発明によれば、請求項１記
載の発明の効果に加え、ＤＭＡパラメータをメインメモ
リ上のイメージデータの最後に付加し、イメージデータ
とともにＤＭＡ転送によりＤＭＡ制御部に書き込むこと
で、ＤＭＡ転送されたイメージデータとＤＭＡパラメー
タ及びＤＭＡ制御情報とを効率的識別でき、1回のイメ
ージ転送毎に割り込みを発生させ、割り込み処理に時間
を要するために連続したイメージ出力が間に合わなくな
ることがなくなり、そのＤＭＡアドレス/サイズを次の
出力イメージデータがメモリ上に展開された後に任意に
変更することで、高速に連続したイメージ出力が可能と
なる。

【図面の簡単な説明】

【図１】本願発明の一実施例を示す図である。

【図２】本願発明のメインメモリ上に展開されたイメー
ジデータとＤＭＡ制御情報及びＤＭＡパラメータとの関
係を示す図である。

【符号の説明】

１システムバス２メインメモリ３ＣＰＵ４プリンタインターフェイス５プリンタ６ＤＭＡ制御部７バスバッファ８ＦＩＦＯ９ＦＩＦＯ制御部１０プリント制御部。

Claims

【特許請求の範囲】

【請求項１】装置全体を制御するＣＰＵと、ＤＭＡ転
送されるデータと、前記データの末尾に次回のＤＭＡ転
送のＤＭＡパラメータ及び次回のＤＭＡ転送のＤＭＡ制
御情報とを関連付けて保持するメインメモリと、システ
ムバスと出力部とを接続するインターフェース部と、前
記インターフェース部から入力された前記データを出力
する出力部と、前記ＣＰＵと前記メインメモリと前記イ
ンターフェース部とを接続する前記システムバスとを具
備することを特徴とする情報処理装置。
【請求項２】請求項１記載の情報処理装置において、
ＤＭＡ転送を制御するＤＭＡ制御部と、前記メインメモ
リから前記データとともに次回のＤＭＡ転送のＤＭＡ制
御情報及び次回のＤＭＡ転送のＤＭＡパラメータをＤＭ
Ａ転送し、前記データか前記ＤＭＡ制御情報及び前記Ｄ
ＭＡパラメータかを識別し、前記ＤＭＡ制御情報及び前
記ＤＭＡパラメータを前記ＤＭＡ制御部へ出力するとと
もに、前記データをＦＩＦＯへ出力するバスバッファ部
と、前記バスバッファ部から出力された前記データを保
持するＦＩＦＯと、前記ＦＩＦＯを制御するＦＩＦＯ制
御部とから構成されるインターフェース部を具備するこ
とを特徴とする情報処理装置。