JPH0193823A - パーソナルコンピュータのｒｏｍ制御方式 - Google Patents
パーソナルコンピュータのｒｏｍ制御方式Info
- Publication number
- JPH0193823A JPH0193823A JP25001887A JP25001887A JPH0193823A JP H0193823 A JPH0193823 A JP H0193823A JP 25001887 A JP25001887 A JP 25001887A JP 25001887 A JP25001887 A JP 25001887A JP H0193823 A JPH0193823 A JP H0193823A
- Authority
- JP
- Japan
- Prior art keywords
- rom
- rom data
- data
- address space
- function
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 6
- 230000000694 effects Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000010200 validation analysis Methods 0.000 description 1
Landscapes
- Stored Programmes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はパーソナルコンピュータ（７） ＲＯＭ制４１
１方式に関するものである。
１方式に関するものである。
従来、この種のＲＯＭ＊［方式は、唯一のＲＯＭデータ
部を有し、そのＲＯＭデータ部のデータをあらかじめ定
められたアドレス空間に展開する方式となっていた。
部を有し、そのＲＯＭデータ部のデータをあらかじめ定
められたアドレス空間に展開する方式となっていた。
上述した従来のＲＯＭ制御方式は、唯一のＲＯＭデータ
部とその展開アドレス空間から一成されるため、異なる
機能をＲＯＭで提供する場合、すべての機能を１つのＲ
ＯＭデータ部のデータで提供せねばならず、特にＲＯＭ
データの機能強化の際、従来機能の範囲にまで変更がお
よび、従来機能を損なったり、妥当性確認のための作業
量が増大したりする欠点があった。
部とその展開アドレス空間から一成されるため、異なる
機能をＲＯＭで提供する場合、すべての機能を１つのＲ
ＯＭデータ部のデータで提供せねばならず、特にＲＯＭ
データの機能強化の際、従来機能の範囲にまで変更がお
よび、従来機能を損なったり、妥当性確認のための作業
量が増大したりする欠点があった。
周知の通り、ＲＯＭデータとはＲＯＭ （読出し専用メ
モリ）に固定された直接変更のできないデータであり、
ＲＯＭに固定された後、直接変更不可能なことから、デ
ータをＲＯＭに固定するまでにデータの妥当性を確認す
るために膨大な作業工数を要するものである。
モリ）に固定された直接変更のできないデータであり、
ＲＯＭに固定された後、直接変更不可能なことから、デ
ータをＲＯＭに固定するまでにデータの妥当性を確認す
るために膨大な作業工数を要するものである。
このような問題点を解決するために本発明は、ＲＯＭデ
ータを選択するＲＯＭデータ選択手段と、ＲＯＭデータ
を格納する複数のＲＯＭデータ部と、ＲＯＭデータ選択
手段を通じて複数のＲＯＭデータ部から１つのＲＯＭデ
ータ部を選択するＣＰＵと、選択されたＲＯＭデータ部
のデータが展開されるアドレス空間とを設けるようにし
たものである。
ータを選択するＲＯＭデータ選択手段と、ＲＯＭデータ
を格納する複数のＲＯＭデータ部と、ＲＯＭデータ選択
手段を通じて複数のＲＯＭデータ部から１つのＲＯＭデ
ータ部を選択するＣＰＵと、選択されたＲＯＭデータ部
のデータが展開されるアドレス空間とを設けるようにし
たものである。
本発明によるパーソナルコンピュータのＲＯＭ制御方式
においては、異なる機能を異なるＲＯＭデータで提供す
る。
においては、異なる機能を異なるＲＯＭデータで提供す
る。
本発明に係わるパーソナルコンピュータのＲＯＭ制御方
式の一実施例を図を用いて説明する。
式の一実施例を図を用いて説明する。
図において、１はＣＰＵ、２はＲＯＭデータ選択手段、
３はアドレス空間、４はＲＯＭデータ部４ａ、４ｂ、４
ｃから成るＲＯＭデータ部群である。
３はアドレス空間、４はＲＯＭデータ部４ａ、４ｂ、４
ｃから成るＲＯＭデータ部群である。
このような構成のＲＯＭ制御方式において、ＣＰＵＩは
、ＲＯＭデータ選択手段２を通じ、ＲＯＭデータ部群４
の中から１つのＲＯＭデータ部（例えばＲＯＭデータ部
４ａ）を選択し、この選択されたＲＯＭデータ部のデー
タをアドレス空間３に展開する。
、ＲＯＭデータ選択手段２を通じ、ＲＯＭデータ部群４
の中から１つのＲＯＭデータ部（例えばＲＯＭデータ部
４ａ）を選択し、この選択されたＲＯＭデータ部のデー
タをアドレス空間３に展開する。
以上説明したように本発明は、ＲＯＭデータ選択手段を
通じて複数のＲＯＭデータ部から１つのＲＯＭデータ部
を選択し、この選択されたＲＯＭデータ部のデータをあ
らかじめ定められたアドレス空間に展開することにより
、異なる機能を異なるＲＯＭデータで提供することがで
きる。
通じて複数のＲＯＭデータ部から１つのＲＯＭデータ部
を選択し、この選択されたＲＯＭデータ部のデータをあ
らかじめ定められたアドレス空間に展開することにより
、異なる機能を異なるＲＯＭデータで提供することがで
きる。
これにより、たとえばＲＯＭデータを機能強化する際、
従来のＲＯＭデータはそのまま残し、強化したＲＯＭデ
ータを新たに追加することにより、従来の機能を損なう
ことなく、強化した機能をＲＯＭで提供できる効果があ
る。
従来のＲＯＭデータはそのまま残し、強化したＲＯＭデ
ータを新たに追加することにより、従来の機能を損なう
ことなく、強化した機能をＲＯＭで提供できる効果があ
る。
図は本発明に係わるパーソナルコンピュータのＲＯＭ制
御方式の一実施例を示す系統図である。 １・・・ＣＰＵ、２・・・ＲＯＭデータ選択手段、３・
・・アドレス空間、４・・・ＲＯＭデータ部群、４ａ、
４ｂ、４ｃ・・・ＲＯＭデータ部。
御方式の一実施例を示す系統図である。 １・・・ＣＰＵ、２・・・ＲＯＭデータ選択手段、３・
・・アドレス空間、４・・・ＲＯＭデータ部群、４ａ、
４ｂ、４ｃ・・・ＲＯＭデータ部。
Claims (1)
- ＲＯＭデータを選択するＲＯＭデータ選択手段と、ＲＯ
Ｍデータを格納する複数のＲＯＭデータ部と、前記ＲＯ
Ｍデータ選択手段を通じて前記複数のＲＯＭデータ部か
ら１つのＲＯＭデータ部を選択するＣＰＵと、前記選択
されたＲＯＭデータ部のデータが展開されるアドレス空
間とを備えたことを特徴とするパーソナルコンピュータ
のＲＯＭ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25001887A JPH0193823A (ja) | 1987-10-05 | 1987-10-05 | パーソナルコンピュータのｒｏｍ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25001887A JPH0193823A (ja) | 1987-10-05 | 1987-10-05 | パーソナルコンピュータのｒｏｍ制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0193823A true JPH0193823A (ja) | 1989-04-12 |
Family
ID=17201622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25001887A Pending JPH0193823A (ja) | 1987-10-05 | 1987-10-05 | パーソナルコンピュータのｒｏｍ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0193823A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7821759B2 (en) | 2004-11-30 | 2010-10-26 | Tdk Corporation | Surge absorption circuit |
-
1987
- 1987-10-05 JP JP25001887A patent/JPH0193823A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7821759B2 (en) | 2004-11-30 | 2010-10-26 | Tdk Corporation | Surge absorption circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6049332B2 (ja) | マイクロプログラム制御方式 | |
| JPS6122817B2 (ja) | ||
| JPH0193823A (ja) | パーソナルコンピュータのｒｏｍ制御方式 | |
| JPS6346855B2 (ja) | ||
| JPS6148174B2 (ja) | ||
| JPH02108125A (ja) | Ｒｏｍ実行制御方式 | |
| JPS6341966A (ja) | 直接メモリアクセス転送装置 | |
| JPS6143367A (ja) | レジスタ制御方式 | |
| JPS61282946A (ja) | プログラマプルコントロ−ラ | |
| JPH01134544A (ja) | メモリアクセス方式 | |
| JPS642971B2 (ja) | ||
| JPH04177452A (ja) | 情報処理装置 | |
| JPS6289158A (ja) | 複数プロセツサによるアドレスバス制御方式 | |
| JPH0424852A (ja) | マルチポートアクセス方式 | |
| JPS6290726A (ja) | 装置フア−ムウエア構成方式 | |
| JPH0715661B2 (ja) | メツセ−ジテキスト組み立て編集制御方式 | |
| JPS61198351A (ja) | ダイレクト・メモリ・アクセス制御回路 | |
| JPS6364474A (ja) | 画像メモリ制御装置 | |
| JPS63646A (ja) | メモリアクセス待ち制御回路 | |
| JPS59189407A (ja) | シ−ケンス制御装置 | |
| JPS6158042A (ja) | マイクロプログラム制御方式 | |
| JPS6279519A (ja) | 汎用レジスタ読み出し方法 | |
| JPH048818B2 (ja) | ||
| JPS61165148A (ja) | テ−ブルアクセス命令方式 | |
| JPS63229530A (ja) | 割込み制御方式 |