JPH0424852A - マルチポートアクセス方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、複数のポートのうちの少なくとも１つをア
クセスするのに好適なマルチポートアクセス方式に関す
る。

（従来の技術） 従来、複数のポートを制御するには、各ポートに入出力
レジスタ（Ｉ／Ｏレジスタ）と同一レベルで入出力アド
レス（Ｉ／Ｏアドレス）を割付け、第２図に示すように
アドレス情報中に設けられたＩ／Ｏアドレスフィールド
によりＩ／Ｏレジスタと同様にしてポートを指定する方
式が適用されていた。この方式では、ポートの選択は、
アドレス情報中のＩ／Ｏアドレスフィールドの内容をア
ドレスデコーダがデコードすることにより行われる。

（発明が解決しようとする課題） 上記した従来のポート選択方式では、プログラム中に、
アクセスすべきポートを判断し、ポート処理ルーチンを
判断したポート用に書換える（例えばＩ１０アドレスフ
ィールドの内容をアクセスすべきポートを指定するよう
に書換える）処理が入っており、このためにｈ理速度が
低下する問題があった。また、処理速度を速くするため
に、ポート毎のプログラムを用意することも知られてい
るが、プログラム規模が大きくなって大容量のプログラ
ムメモリが必要となる問題があった。

この発明は上記事情に鑑みてなされたものでその目的は
、複数ポートのうちの少なくとも１つをアクセスする際
の制御が、各ポート毎にポート処理ルーチンを用意する
ことなく、しかも高速に行えるマルチポートアクセス方
式を提供することにある。

［発明の構成コ （課題を解決するための手段） この発明は、複数のポートのうちアクセスすヘキ少なく
とも１つのポートを指定するためのポート指定データが
入出力ライト命令によってロードされるポートレジスタ
と、このポートレジスタの内容をデコードして、同レジ
スタで指定されるポートを選択するデコーダとを備え、
ポートレジスタの内容に応じてポート選択を行うよう１
こしたことを特徴とするものである。

（作用） 上記の構成によれば、ポートレジスタ（こ複数のポート
のうちのいずれにアクセスする力）を指定するポート指
定データを設定した後、ポートアクセス指定を行うと、
このポートアクセス指定でアクセスすべきポートを指定
しなくても、即ち共通のポートアクセス指定でも、ポー
トレジスタ１こ設定されているポート指定データをデコ
ーダ力（デコードするだけで正しくポート選択を行うこ
と力（できる。

（実施例） 第１図はこの発明、の一実施例に係るマルチボートアク
セス機構周辺のプロ・ツク構成図である。

同図において、１１−１．１ｌ−２−１１−ｎはポート
であり、例えば同じ通信インタフェース機能を持つシリ
アル入出力インタフェース（ＳＩＯ）である。ポート１
１−１〜１１−ｎにはそれぞれ固有の値が割付けられて
おり、後述するポート指定データによって指定されるよ
うになっている。１２は各種データの転送に供されるデ
ータバス、１３はアドレス情報の転送に供されるアドレ
スバス１３である。１４はポート１１−１〜１１−ｎの
うちアクセスすべき１つのポートを指定するためのポー
ト指定データがデータバス１２を介してロードされるレ
ジスタ（以下、ポートレジスタと称する）、１５はアド
レスバス１３を介して転送されるアドレス情報を取込む
ためのレシーノ（である。１６はレシーバ１５によって
取込まれたアドレス情報がポートアクセスを指定する情
報である場合に、ポートレジスタ１４の内容（ポート指
定データ）をデコードしてポート１１−１〜１１−ｎを
選択するためのポート選択信号１７−１〜１７−ｎの１
つを真にするデコーダである。

次に、第１図の構成の動作を説明する。

まず、図示せぬＣＰＵからポートレジスタ１４にポート
指定データをロード（書込む）するためのＩ１０ライト
命令（入出力ライト命令）力（発行されると、同命令で
直接または間接に指定されるポート指定データがデータ
ノくス１２に出力され、ポートレジスタ１４にロードさ
れる。このポート指定データは、ポート１１−１〜１１
−ｎにそれぞれＩＩＩ付番すられた値のうちのいずれか
１つを示すもので、例えばアクセスすべきポートの判断
結果１こより生成されるものである。

次に、ＣＰＵからポート１１−１〜１１−ｎのも）ずれ
かをアクセスするための第２図１こ示したようなアドレ
ス情報を持つ入出力アクセス命令力（発行される。この
際のアドレス情報のＩ１０アドレスフィールドには、ポ
ート１１−１〜１１−ｎに共通１こ１１１付番すられた
Ｉ１０アドレス（以下、共通ポートアドレスと称する）
が設定されている。このアドレス情報はアドレスバス１
３を介してレジ−／＜１５＋こ転送される。レシーバ１
５はアドレスノくス１３を介して転送されたアドレス情
報を取込む。レジ−７＜１５によって取込まれたアドレ
ス情報のうちのＩ１０アドレスフィールドを除く部分は
ポート１１−１〜１１−ｎに共通に導かれる。また上記
アドレス情報のうちのＩ１０アドレスフィールドの部分
はデコーダ１６に導がれる。

デコーダ１６は、同デコーダ１６に導かれたＩ１０アド
レスフィールドの内容が共通ポートアドレスである場合
には、ポートレジスタ１４に設定されているポート指定
データをデコードし、ポート指定データの示す値が割付
けられたポートＩｆ−ｆ　（ｉは１〜ｎのいずれか）を
選択するためのポート選択信号１７−１を生成出力する
。これにより、ポート１１−１が選択される。デコーダ
１６からのポート選択信号１７−ｊによって選択された
ポート１１−１は、レシーバ１５を介して導かれるアド
レス情報中の機能指定フィールドの内容の示す動作を開
始する。もし、次に他のポートをアクセスしたい場合に
は、上記したポートレジスタ１４へのポート指定データ
の設定および各ポートに共通のポートアクセスを行えば
よい。但し同一ポートを続けてアクセスする場合には、
ポート指定データの設定処理は不要となる。

なお、前記実施例では、ポートレジスタ１４に設定され
るポート指定データによってポート１１−１〜１１−ｎ
のうちの１つか指定されるものとして説明したが、これ
に限るものではない。例えばポート指定データの各ビッ
トをポート１１−１〜１１−ｎに割付けることにより、
ポートレジスタ１４で同時に複数のポートを指定し、共
通ポートアドレスを持つポートアクセス指定アドレス情
報により同時に複数のポートをセットアツプすることが
可能となる。

また、前記実施例では、ＳＩＯを対象とするポートアク
セスについて説明したが、本発明は５１０に限らず、同
一機能を持つＩ１０装置を対象とするポートアクセスに
特に有効である。

［発明の効果コ 以上詳述したようにこの発明によれば、入出力ライト命
令によってポート指定データが設定されるポートレジス
タと、このポートレジスタの内容をデコードしてポート
を選択するデコーダとを設け、ポート選択をアドレス情
報中のＩ１０アドレスでなくてポートレジスタの内容に
より行う構成としたことにより、高速処理のためにポー
ト毎に専用のポート処理ルーチンを用意する必要が無く
なり、同一処理ルーチンが共用できるので、プログラム
の簡略化および小形化を図りながら高速処理を実現する
ことができる。

【図面の簡単な説明】

第１図はこの発明の一実施例に係るマルチポートアクセ
ス機構周辺のブロック構成図、第２図はＩ１０アドレス
フィールドを持つアドレス情報のフォーマットを示す図
、第３図は従来方式におけるプログラム構造を示す図で
ある。 １１−１〜１１−ｎ・・・ポート、１２・・・データバ
ス、１３・・・アドレスバス、１４・・・ポートレジス
タ、１５・・・レシーバ、１６・・・デコーダ。 出願人代理人　弁理士　鈴江武彦 第 図

Claims (2)

【特許請求の範囲】
1. （１）複数のポートのうちアクセスすべき少なくとも１
   つのポートを指定するためのポート指定データが入出力
   ライト命令によってロードされるポートレジスタと、 このポートレジスタの内容をデコードして、同レジスタ
   で指定されるポートを選択するデコーダとを具備し、 上記ポートレジスタの内容に応じてポート選択を行うよ
   うにしたことを特徴とするマルチポートアクセス方式。
2. （２）上記複数のポートには共通の特定入出力アドレス
   が割付けられており、、上記デコーダは上記特定入出力
   アドレスが設定された入出力アドレスフィールドを持つ
   ポートアクセス用のアドレス情報が与えられた場合に、
   上記ポートレジスタの内容に応じてポート選択を行うよ
   うにしたことを特徴とする第１請求項記載のマルチポー
   トアクセス方式。