JPS58215777A - 記憶制御方式 - Google Patents
記憶制御方式Info
- Publication number
- JPS58215777A JPS58215777A JP57096134A JP9613482A JPS58215777A JP S58215777 A JPS58215777 A JP S58215777A JP 57096134 A JP57096134 A JP 57096134A JP 9613482 A JP9613482 A JP 9613482A JP S58215777 A JPS58215777 A JP S58215777A
- Authority
- JP
- Japan
- Prior art keywords
- access request
- storage
- latch
- control device
- access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、独立忙アクセス可能な複数の記憶単位で構成
される記憶装置に対し、複数のアクセス要求制御装置が
独立にアクセス要求を発行する記憶制御方式の改良に関
するものである。
される記憶装置に対し、複数のアクセス要求制御装置が
独立にアクセス要求を発行する記憶制御方式の改良に関
するものである。
従来技術
従来の仁の種記憶制御方式では、あるアクセス要求制御
装置が記憶装置のある記憶単位（ボートと諭う）にアク
セス要求を送出すると、記憶装置がアクセス要求を受け
とると同時に、記憶制御装置は該アクセス要求に付随す
るアクセス要求制御装置番号、制御情報を受けとり、記
憶制御装置内に固定されている記憶素子アクセス時間だ
け上記２情報を保持し、上記時間後に記憶装置からデー
タが読み出されると、上記２情報を用いて、該データを
アクセス要求発行元のアクセス要求制御装置にうけ渡す
という方式をとっていた。しかし、この従来方式におい
ては、記憶装置の素子のアクセス時間が変ったり、素子
自体の種類が変更されたりした場合、記憶装置と記憶制
御装置の両方を変更する必要や、記憶制御装置中に記憶
素子アクセス時間の新しい値を固定する必要がある等の
欠点を有している。
装置が記憶装置のある記憶単位（ボートと諭う）にアク
セス要求を送出すると、記憶装置がアクセス要求を受け
とると同時に、記憶制御装置は該アクセス要求に付随す
るアクセス要求制御装置番号、制御情報を受けとり、記
憶制御装置内に固定されている記憶素子アクセス時間だ
け上記２情報を保持し、上記時間後に記憶装置からデー
タが読み出されると、上記２情報を用いて、該データを
アクセス要求発行元のアクセス要求制御装置にうけ渡す
という方式をとっていた。しかし、この従来方式におい
ては、記憶装置の素子のアクセス時間が変ったり、素子
自体の種類が変更されたりした場合、記憶装置と記憶制
御装置の両方を変更する必要や、記憶制御装置中に記憶
素子アクセス時間の新しい値を固定する必要がある等の
欠点を有している。
発明の目的
本発明の目的は、複数のアクセス要求制御装置が、複数
の記憶単位で構成される記憶装置をアクセスする際、記
憶素子のアクセス時間、または素子自体の変更に際して
、記憶装置のみの変更で、記憶装置から読み出されたデ
ータをその要求元のアクセス要求制御装置にうけ渡す時
間を容易に変更できる記憶制御方式を提供することＫあ
る。
の記憶単位で構成される記憶装置をアクセスする際、記
憶素子のアクセス時間、または素子自体の変更に際して
、記憶装置のみの変更で、記憶装置から読み出されたデ
ータをその要求元のアクセス要求制御装置にうけ渡す時
間を容易に変更できる記憶制御方式を提供することＫあ
る。
本発明は、特に複数のアクセス要求制御装置が複数の記
憶単位で構成される記憶装置をアクセスする際、アクセ
ス要求の発行元であるアクセス要求制御装置の番号と制
御情報を、記憶装置からデータが読み出されてくるまで
、保持しておく手段を記憶装置に設け、さらＫＳ ｌラ
ンチにセットされている値のみの変更で、前記保持時間
を変化させて、記憶装置から読み出されたデータをアク
セス要求制御装置へうけ渡す時間を変更できるようＫし
たものである。
憶単位で構成される記憶装置をアクセスする際、アクセ
ス要求の発行元であるアクセス要求制御装置の番号と制
御情報を、記憶装置からデータが読み出されてくるまで
、保持しておく手段を記憶装置に設け、さらＫＳ ｌラ
ンチにセットされている値のみの変更で、前記保持時間
を変化させて、記憶装置から読み出されたデータをアク
セス要求制御装置へうけ渡す時間を変更できるようＫし
たものである。
発明の実施例
第１図に示すように、計算機システムの主要部は演算装
置ＩＯ１複数（便宜上、こ＼では４とする）のアクセス
要求制御装置１）、 ８１．１．２Ｂ。
置ＩＯ１複数（便宜上、こ＼では４とする）のアクセス
要求制御装置１）、 ８１．１．２Ｂ。
記憶制御装置８０．記憶装置４０よりなる。記憶装置４
０は、それぞれ独立にアクセスできる複数（便宜上、ζ
＼では番とする）の記憶装置単位（ポートという） ４
００．４０１．４０２．４０８ で構成される。こ＼
で、本発明は記憶制御装置８０、記憶装置４０に係わる
ものである。
０は、それぞれ独立にアクセスできる複数（便宜上、ζ
＼では番とする）の記憶装置単位（ポートという） ４
００．４０１．４０２．４０８ で構成される。こ＼
で、本発明は記憶制御装置８０、記憶装置４０に係わる
ものである。
アクセス要求制御装置２０は、第２図に示すように、複
数（こ＼では仮に２つとする）のデータバッファＺＯ０
、２０１とアドレス発生部ｇｏｓ 、 セレクタ２０
Ｂを持ち、セレクタ２１０Ｂで選ばれたデータバッファ
ＺＯ０、９０１のいずれかに、記憶装置４０から読み出
されたデータが格納される。なお、アクセス要求制御装
置８１．２２１は該アクセス要求制御装置ｚＯと同じ構
造であり、アクセス要求制御装置ｚ８は、データバッフ
ァから記憶装置４０にデータを格納する点が異なるだけ
で、あとは該アクセス要求制御装置２０と同じ構造であ
る。
数（こ＼では仮に２つとする）のデータバッファＺＯ０
、２０１とアドレス発生部ｇｏｓ 、 セレクタ２０
Ｂを持ち、セレクタ２１０Ｂで選ばれたデータバッファ
ＺＯ０、９０１のいずれかに、記憶装置４０から読み出
されたデータが格納される。なお、アクセス要求制御装
置８１．２２１は該アクセス要求制御装置ｚＯと同じ構
造であり、アクセス要求制御装置ｚ８は、データバッフ
ァから記憶装置４０にデータを格納する点が異なるだけ
で、あとは該アクセス要求制御装置２０と同じ構造であ
る。
記憶制御装置８０の概要は第８図に示す通りである。即
ち、記憶制御装置８０には、アクセス要求制御装置１．
２１，２２．２８に対応して、アクセス要求スタック装
置１３００ 、８０１ 、８０２ 、８０８がある。ま
た、記憶装置４００ 、４０１ 、４ＯＳ、 ４０Ｂに
対応して、データ制御装置８２０．８２１．８２２ 、
８２８がある。アクセス要求制御装置と記憶装置の間に
は対応関係はない。
ち、記憶制御装置８０には、アクセス要求制御装置１．
２１，２２．２８に対応して、アクセス要求スタック装
置１３００ 、８０１ 、８０２ 、８０８がある。ま
た、記憶装置４００ 、４０１ 、４ＯＳ、 ４０Ｂに
対応して、データ制御装置８２０．８２１．８２２ 、
８２８がある。アクセス要求制御装置と記憶装置の間に
は対応関係はない。
たとえば、アクセス要求制御装置２０は、アクセス要求
スタック装置８００にアクセス要求を送出する。アクセ
ス要求スタック装置８００は、送出されたアクセス要求
を、送出された順にスタック８００Ａにスタックし、送
出された順にアクセス要求処理装置８１０に送出する。
スタック装置８００にアクセス要求を送出する。アクセ
ス要求スタック装置８００は、送出されたアクセス要求
を、送出された順にスタック８００Ａにスタックし、送
出された順にアクセス要求処理装置８１０に送出する。
アクセス要求スタック装置８０１． ＳＯ２，ＢＯＢも
同様の動作を行なう。アクセス要求処理装置８１０は各
アクセス要求スタック装置からうけとったアクセス要求
の優先順位をとって、いずれか１つのアクセス要求を選
び、そのアクセス要求を、そのアクセス要求のもってい
るアドレス情報に対応するポートへ送出する。仮に前記
の選ばれたアクセス要求が、アクセス要求制御装置ｚＯ
から発行されたものであり、該アクセス要求のアドレス
情報が、記憶装置４００に対応しているとする。該アク
セス要求を受けた記憶装置４００は、データを読み出し
、データ制御装置８２０に送る。データ制御装置８２０
は、受は取ったデータを該データの要求元のアクセス要
求制御装置ｚＯに送出する。
同様の動作を行なう。アクセス要求処理装置８１０は各
アクセス要求スタック装置からうけとったアクセス要求
の優先順位をとって、いずれか１つのアクセス要求を選
び、そのアクセス要求を、そのアクセス要求のもってい
るアドレス情報に対応するポートへ送出する。仮に前記
の選ばれたアクセス要求が、アクセス要求制御装置ｚＯ
から発行されたものであり、該アクセス要求のアドレス
情報が、記憶装置４００に対応しているとする。該アク
セス要求を受けた記憶装置４００は、データを読み出し
、データ制御装置８２０に送る。データ制御装置８２０
は、受は取ったデータを該データの要求元のアクセス要
求制御装置ｚＯに送出する。
第４図は本発明の一実施例の構成図である。アクセス要
求制御装置２０．２１．８２．２８などが送出するアク
セス要求は第５図のような形式になっている。有効ビッ
ト５００は「Ｕであると、該アクセス要求が有効である
ことを示す。アドレス情報５０１はアクセスするアドレ
スを示す。アクセス要求の種類６０２は、該アクセス要
求が「読み出し」であるか、「全面書き込み」であるか
、「部分書き込み」であるかを示す。制御情報５０８は
、アクセス要求に付随する種々の制御を示す。ここでは
例として、読み出したデータを、データスタック２００
に書き込むか、データスタック２０１に書き込むかの制
御を示すとする。
求制御装置２０．２１．８２．２８などが送出するアク
セス要求は第５図のような形式になっている。有効ビッ
ト５００は「Ｕであると、該アクセス要求が有効である
ことを示す。アドレス情報５０１はアクセスするアドレ
スを示す。アクセス要求の種類６０２は、該アクセス要
求が「読み出し」であるか、「全面書き込み」であるか
、「部分書き込み」であるかを示す。制御情報５０８は
、アクセス要求に付随する種々の制御を示す。ここでは
例として、読み出したデータを、データスタック２００
に書き込むか、データスタック２０１に書き込むかの制
御を示すとする。
以下、第４図の動作として、アクセス要求制御装置２０
が記憶装置４００からデータを読み出し、データスタッ
ク２００に格納する場合について述べる。この場合、有
効ピット５００は「１」Ｋセットされている。アドレス
情報５０１は記憶装置４００内のあるアドレスを示して
いる。アクセス要求の種類５０２． Ｋは「読み出し」
が指示されている。制御情報５０８には「データスタッ
ク２００に書き込む」ことが指示されている。アクセス
要求制御装置２０のアドレス発生部２０Ｂが前記アクセ
ス要求を作成し、アクセス要求スタック装置８００に送
出する。アクセス要求スタック装置８００は、アクセス
要求を、受は取った順にスタック８００Ａにスタックし
、−同じ順にアクセス要求処理装置８１０に送出する。
が記憶装置４００からデータを読み出し、データスタッ
ク２００に格納する場合について述べる。この場合、有
効ピット５００は「１」Ｋセットされている。アドレス
情報５０１は記憶装置４００内のあるアドレスを示して
いる。アクセス要求の種類５０２． Ｋは「読み出し」
が指示されている。制御情報５０８には「データスタッ
ク２００に書き込む」ことが指示されている。アクセス
要求制御装置２０のアドレス発生部２０Ｂが前記アクセ
ス要求を作成し、アクセス要求スタック装置８００に送
出する。アクセス要求スタック装置８００は、アクセス
要求を、受は取った順にスタック８００Ａにスタックし
、−同じ順にアクセス要求処理装置８１０に送出する。
アクセス要求処理袋ｆｌｔ８１０では、優先順位決定論
理部８１０ Ａで、アクセス要求スタック装置８００
、８０１ 、８０２ 、８０８ から送出されたアクセ
ス要求間の優先順位をとり、どれか１つを選び、ラッチ
８１０Ｂにセットする。ラッチ８１０Ｂ内には、第５図
に示した情報と、該ラッチにセットされた７”クセス要
求が、どのアクセス要求制御装置から送出されたかを示
す「アクセス要求制御装置番号」がセットされる。
理部８１０ Ａで、アクセス要求スタック装置８００
、８０１ 、８０２ 、８０８ から送出されたアクセ
ス要求間の優先順位をとり、どれか１つを選び、ラッチ
８１０Ｂにセットする。ラッチ８１０Ｂ内には、第５図
に示した情報と、該ラッチにセットされた７”クセス要
求が、どのアクセス要求制御装置から送出されたかを示
す「アクセス要求制御装置番号」がセットされる。
アクセス要求スタック装［８００から送出された前記ア
クセス要求は、自分より優先順位が高い他アクセス要求
がアクセス要求処理装置８１０内にあるうちは待たされ
るが、いずれはラッチ８１０Ｂにセットされることにな
る。
クセス要求は、自分より優先順位が高い他アクセス要求
がアクセス要求処理装置８１０内にあるうちは待たされ
るが、いずれはラッチ８１０Ｂにセットされることにな
る。
ラッチ８１０Ｂにセットされた情報は、その中のアドレ
ス情報によって記憶装置４０の対応するボートへ送出さ
れる。こ＼では、ボート０（記憶装置４００）へ送出さ
れるとする。この場合、ラッチ１３１０ Ｂにセットさ
れた情報のうち、アクセス要求制御装置番号はラッチ４
０ＯＡに、制御情報はラッチ４００Ｂに、有効ビットは
ラッチ４００Ｃに、アドレス情報はラッチ４００Ｄに、
アクセス要求の種類はラッチ４００Ｂにセットされる。
ス情報によって記憶装置４０の対応するボートへ送出さ
れる。こ＼では、ボート０（記憶装置４００）へ送出さ
れるとする。この場合、ラッチ１３１０ Ｂにセットさ
れた情報のうち、アクセス要求制御装置番号はラッチ４
０ＯＡに、制御情報はラッチ４００Ｂに、有効ビットは
ラッチ４００Ｃに、アドレス情報はラッチ４００Ｄに、
アクセス要求の種類はラッチ４００Ｂにセットされる。
ラッチ４００ Ｃ。
４００１） 、 ４００Ｅ中の値を用いて、記憶素子４
００几はアクセスされ、読み出されたデータはラッチ４
００Ｑにセットされる。
００几はアクセスされ、読み出されたデータはラッチ４
００Ｑにセットされる。
ここで、ラッチ４００ Ｃ、４００Ｄ 、 ４００ｇ
に値がセットされてから、ラッチ４００ Ｑに読み出し
データがセットされるまでｍクロックかかるとする。こ
の時、ランチ４００Ａ、ラッチ４００ Ｂの値はｍクロ
ック後にそれぞれラッチ４０００．ラッチ４００ Ｐ
Ｋセットされる。これを次のようにして実現する。
に値がセットされてから、ラッチ４００ Ｑに読み出し
データがセットされるまでｍクロックかかるとする。こ
の時、ランチ４００Ａ、ラッチ４００ Ｂの値はｍクロ
ック後にそれぞれラッチ４０００．ラッチ４００ Ｐ
Ｋセットされる。これを次のようにして実現する。
ラッチ４００への値を１クロック遅らせてラッチ４００
Ｇ＆Ｃセツトし、その値を１クロック遅らせてラッチ４
００Ｈにセットし、その値を１クロック遅らせてラッチ
４００Ｉにセットする。このようにして、ラッチ４００
Ｇ、ランチ４００ Ｈ、ラッチ４００工には、それぞれ
ランチ４００ Ａの１クロツク、２クロツク、８クロッ
ク遅れの値がはいる。同様に、ランチ４００Ｊ、ラッチ
４００ Ｋ 、ラッチ４０ＯＬには、ラッチ４００Ｂの
それぞれ１，２．．８クロック遅れの値がはいる。ラッ
チ４００Ｆには、「ｍ」の値がセットされている。ラッ
チ４００ Ｆの値に応じて、セレクタ４００Ｍで、ラッ
チ４０００ｒ 、 ４００ Ｈ、４００Ｉのいずれかを
選択して、ラッチ４０００にセットする。同様に、セレ
クタ４０ＯＮでは、ラッチ４００Ｊ 。
Ｇ＆Ｃセツトし、その値を１クロック遅らせてラッチ４
００Ｈにセットし、その値を１クロック遅らせてラッチ
４００Ｉにセットする。このようにして、ラッチ４００
Ｇ、ランチ４００ Ｈ、ラッチ４００工には、それぞれ
ランチ４００ Ａの１クロツク、２クロツク、８クロッ
ク遅れの値がはいる。同様に、ランチ４００Ｊ、ラッチ
４００ Ｋ 、ラッチ４０ＯＬには、ラッチ４００Ｂの
それぞれ１，２．．８クロック遅れの値がはいる。ラッ
チ４００Ｆには、「ｍ」の値がセットされている。ラッ
チ４００ Ｆの値に応じて、セレクタ４００Ｍで、ラッ
チ４０００ｒ 、 ４００ Ｈ、４００Ｉのいずれかを
選択して、ラッチ４０００にセットする。同様に、セレ
クタ４０ＯＮでは、ラッチ４００Ｊ 。
４００に、 ＋００Ｌのいずれかを選択してラッチ４０
０Ｐにセットする。例として、７ｆｌ ＝ａ Ｂとする
と、セレクタ４００Ｍではラッチ４００Ｈを選択し、セ
レクタ４０ＯＮではラッチ４００ Ｋを選択する。した
がって、ラッチ４０００にはラッチ４００Ｈの値が、ラ
ッチ４００Ｐにはラッチ４００にの値がセットされる。
０Ｐにセットする。例として、７ｆｌ ＝ａ Ｂとする
と、セレクタ４００Ｍではラッチ４００Ｈを選択し、セ
レクタ４０ＯＮではラッチ４００ Ｋを選択する。した
がって、ラッチ４０００にはラッチ４００Ｈの値が、ラ
ッチ４００Ｐにはラッチ４００にの値がセットされる。
こうすることによって、ラッチ４００ Ａ 、 ４００
Ｂの１直は、ｍクロック後に、すなわち、読み出しデ
ータがランチ４００Ｑにセットされるのと同時に、それ
ぞれラッチ４０００ 、４００ Ｐにセットされる。
Ｂの１直は、ｍクロック後に、すなわち、読み出しデ
ータがランチ４００Ｑにセットされるのと同時に、それ
ぞれラッチ４０００ 、４００ Ｐにセットされる。
ラッチ４０００ 、４００Ｐ 、 ４００Ｑにセットさ
れたデータは、記憶制御装置８０の尚該記憶装置４００
Ｋ対応するデータ制御装置８２０に送出される。これ
により、ラッチ４０００ 、４００Ｐ 、 ４００Ｑの
値は、それぞれラッチ８２０ Ａ 、 ８２０Ｂ 、
８２０ Ｃにセットされる。ラッチ８２０Ｂにセットさ
れた制御情報、ラッチ８２０Ｃにセットされた読み出し
データは、ラッチ８２０ＡＫセツトされているアクセス
要求制御装置番号の示すアクセス要求制御装置へ送出さ
れる。
れたデータは、記憶制御装置８０の尚該記憶装置４００
Ｋ対応するデータ制御装置８２０に送出される。これ
により、ラッチ４０００ 、４００Ｐ 、 ４００Ｑの
値は、それぞれラッチ８２０ Ａ 、 ８２０Ｂ 、
８２０ Ｃにセットされる。ラッチ８２０Ｂにセットさ
れた制御情報、ラッチ８２０Ｃにセットされた読み出し
データは、ラッチ８２０ＡＫセツトされているアクセス
要求制御装置番号の示すアクセス要求制御装置へ送出さ
れる。
この例では、次のようにしてアクセス要求制御装置２０
へ送出される。ランチ８２０Ａにはアクセス要求制御装
置番号「２０」がセットされている。
へ送出される。ランチ８２０Ａにはアクセス要求制御装
置番号「２０」がセットされている。
変換論理部８２０Ｄでは、このランチ８２０Ａの値を見
て、アクセス要求制御装置２０へ行くパス５０にラッチ
８２０Ｂの値をのせ、同時に、変換論理部８２０ Ｋで
は、ラッチ８２０Ｃの値をパス６０にのせる。
て、アクセス要求制御装置２０へ行くパス５０にラッチ
８２０Ｂの値をのせ、同時に、変換論理部８２０ Ｋで
は、ラッチ８２０Ｃの値をパス６０にのせる。
アクセス要求制御装置２０では、パス５０にのっている
制御情報を見て、パス６０にのっているデータを操作す
る。この例では、パス５０にのっている制御情報は「デ
ータスタック２００にデータを格納する」ことを示して
いるので、セレクタ２０８によってパス６０にのってい
る読み出しデータは、データスタック２００へ導かれ、
セットされる。
制御情報を見て、パス６０にのっているデータを操作す
る。この例では、パス５０にのっている制御情報は「デ
ータスタック２００にデータを格納する」ことを示して
いるので、セレクタ２０８によってパス６０にのってい
る読み出しデータは、データスタック２００へ導かれ、
セットされる。
以上の操作によって、目的とした動作は達成される。次
に、本発明の動作をタイムチャートで説明する。第６図
は上記の例をタイムチャートで示したものである。
に、本発明の動作をタイムチャートで説明する。第６図
は上記の例をタイムチャートで示したものである。
アクセス要求制量装置２０から送出されたアクセス要求
は、タイミングＴＯでスタック８００Ａにセットされる
。該アクセス要求は、優先順位決定論理部８１０Ａに入
り、優先順位がとられ、タイミングＴｌでラッチ８１０
Ｂにセットされる。ラッチ８１０Ｂ中のアクセス要求制
御装置番号、制御情報が、それぞれランチ４００ Ａ
、 ４００ Ｂにタイミング’ｌでセットされ、ラッチ
３１０Ｂ中の有効ビット、アドレス情報、アクセス要求
の種類が、それぞれラッチ４００ Ｃ、４００Ｄ 、
４００ ｇにタイミングＴ２でセットされる。
は、タイミングＴＯでスタック８００Ａにセットされる
。該アクセス要求は、優先順位決定論理部８１０Ａに入
り、優先順位がとられ、タイミングＴｌでラッチ８１０
Ｂにセットされる。ラッチ８１０Ｂ中のアクセス要求制
御装置番号、制御情報が、それぞれランチ４００ Ａ
、 ４００ Ｂにタイミング’ｌでセットされ、ラッチ
３１０Ｂ中の有効ビット、アドレス情報、アクセス要求
の種類が、それぞれラッチ４００ Ｃ、４００Ｄ 、
４００ ｇにタイミングＴ２でセットされる。
仮に、記憶素子のアクセス時間を８クロツクとすると、
タイさングＴ５で、データが読み出され、ラッチ４００
Ｑにセットされる。ランチ４００Ａ、４００Ｂ−の内容
は、タイミングＴ８で、それぞれラッチ４００Ｇ、 ４
００ＪＫ、タイミングＴ４で、それぞれランチ４００
Ｈ，４００ＫＫ、タイミングＴ５で、それぞれラッチ４
００ Ｉ 、 ４００Ｌにセットされる。ラッチ４００
Ｐ Ｋは、記憶素子のアクセスクロック数「副がセッ
トされており、該ラッチの値によって、セレクタ４００
Ｍ 、 ４０ＯＮでそれぞれラッチ４００Ｈ、ラッチ
４００Ｋが選ばれて、それぞれラッチ４０００ 。
タイさングＴ５で、データが読み出され、ラッチ４００
Ｑにセットされる。ランチ４００Ａ、４００Ｂ−の内容
は、タイミングＴ８で、それぞれラッチ４００Ｇ、 ４
００ＪＫ、タイミングＴ４で、それぞれランチ４００
Ｈ，４００ＫＫ、タイミングＴ５で、それぞれラッチ４
００ Ｉ 、 ４００Ｌにセットされる。ラッチ４００
Ｐ Ｋは、記憶素子のアクセスクロック数「副がセッ
トされており、該ラッチの値によって、セレクタ４００
Ｍ 、 ４０ＯＮでそれぞれラッチ４００Ｈ、ラッチ
４００Ｋが選ばれて、それぞれラッチ４０００ 。
４００ＰにタイミングＴ５で値がセットされる。ラッチ
４００Ｑ 、 ４００ Ｐ 、 ４００Ｑ の値は、
タイミングＴ６で、それぞれラッチ８２０Ａ 、 ８２
０Ｂ 、 ８２０Ｃにセットされる。変換論理部８２０
Ｄ 、 ８２０ Ｂは、ラッチ８２０Ａの値、つまり、
アクセス要求制御装置番号を見て、ラッチ８２０Ｂの内
容をパス５０にのせ、ラッチ８２０ Ｃの内容をパス６
０にのせる。パス５０にのった制御情報を見て、セレク
タ２０Ｂ ハタイミングＴ７で、パス６０にのった読み
出しデータをデータスタック２００にセットされる。
４００Ｑ 、 ４００ Ｐ 、 ４００Ｑ の値は、
タイミングＴ６で、それぞれラッチ８２０Ａ 、 ８２
０Ｂ 、 ８２０Ｃにセットされる。変換論理部８２０
Ｄ 、 ８２０ Ｂは、ラッチ８２０Ａの値、つまり、
アクセス要求制御装置番号を見て、ラッチ８２０Ｂの内
容をパス５０にのせ、ラッチ８２０ Ｃの内容をパス６
０にのせる。パス５０にのった制御情報を見て、セレク
タ２０Ｂ ハタイミングＴ７で、パス６０にのった読み
出しデータをデータスタック２００にセットされる。
以上、記憶素子のアクセス時間の変化に関係のある部分
は、従来は、記憶制御装置８０と記憶装置４０の両方で
あったが、本発明においては記憶装置４０のみであるこ
とが注目される。
は、従来は、記憶制御装置８０と記憶装置４０の両方で
あったが、本発明においては記憶装置４０のみであるこ
とが注目される。
したがって、記憶装置４θ中の素子のアクセス時間を変
更する際、記憶制御装置８０に全く影響を与えず、記憶
装置４θ中の１ラツチ４００ Ｆの値を変えるのみです
む。
更する際、記憶制御装置８０に全く影響を与えず、記憶
装置４θ中の１ラツチ４００ Ｆの値を変えるのみです
む。
発明の効果
本発明によれば、記憶素子のアクセス時間の情報を１ラ
ツチにもたせ、該ラッチの値を変化させるだけで、記憶
装置から読み出されたデータをアクセス要求制御装置へ
うけ渡す時間を容易に変更できる。また、記憶装置から
データが読み出されている間、アクセス要求制御装置番
号と制御情報を保持しておく論理を記憶装置にもたせた
ため、記憶装置のアクセス時間が変化した場合、または
、素子の種類自体に変更があった場合、記憶制御装置の
論理を変更することなしに１上記ラツチの値を変えるだ
けで制御を変更できるという効果がある。
ツチにもたせ、該ラッチの値を変化させるだけで、記憶
装置から読み出されたデータをアクセス要求制御装置へ
うけ渡す時間を容易に変更できる。また、記憶装置から
データが読み出されている間、アクセス要求制御装置番
号と制御情報を保持しておく論理を記憶装置にもたせた
ため、記憶装置のアクセス時間が変化した場合、または
、素子の種類自体に変更があった場合、記憶制御装置の
論理を変更することなしに１上記ラツチの値を変えるだ
けで制御を変更できるという効果がある。
第１図は計算機システムの本発明に関係する部分を示す
図、第２図はアクセス要求制御装置の構成図、第８図は
記憶制御装置の概要図、第４図は本発明の一実施例の構
成図、第５図はアクセス要求情報のフォーマット例を示
す図、第６図は第４図の動作を説明するためのタイミン
グ図である。 １０・・・演算装置、２０−２８・・・アクセス要求制
御装置、８０・・・記憶制御装置、４０・・・記憶装置
、８００〜８０８・・・アクセス要求スタック装置、８
ｚＯ〜８２Ｂ・・・データ制御装置、４００Ａ−４００
Ｌ・・・ラッチ。 第１図 刻７２５図 第３図 １ 第５図
図、第２図はアクセス要求制御装置の構成図、第８図は
記憶制御装置の概要図、第４図は本発明の一実施例の構
成図、第５図はアクセス要求情報のフォーマット例を示
す図、第６図は第４図の動作を説明するためのタイミン
グ図である。 １０・・・演算装置、２０−２８・・・アクセス要求制
御装置、８０・・・記憶制御装置、４０・・・記憶装置
、８００〜８０８・・・アクセス要求スタック装置、８
ｚＯ〜８２Ｂ・・・データ制御装置、４００Ａ−４００
Ｌ・・・ラッチ。 第１図 刻７２５図 第３図 １ 第５図
Claims (1)
- （１）独立にアクセス可能な複数の記憶単位で構成され
る記憶装置に対し、複数のアクセス要求制御装置が独立
にアクセス要求を発行する記憶制御方式において、前記
記憶装置の記憶単位ごと（（、アドレス情報に付随して
受けとるアクセス要求制御装置番号をセットする手段と
、該セットされたアクセス要求制御装置番号に対して複
数種類の遅延時間をかける手段と、当該記憶単位のアク
セス時間を示す情報をセットする手段と、該アクセス時
間を示す情報に従って前記複数種類の遅延時間のいずれ
か一つを選択する手段とを設けることにより、前記アド
レス情報により当該記憶単位からデータが読み出される
タイミングで前記アクセス要求制御装置番号の出力を確
定し、該アクセス要求制御装置番号の指定するアクセス
要求制御装置へ、前記読み出し九データを送出すること
を特徴とする記憶制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57096134A JPS58215777A (ja) | 1982-06-07 | 1982-06-07 | 記憶制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57096134A JPS58215777A (ja) | 1982-06-07 | 1982-06-07 | 記憶制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58215777A true JPS58215777A (ja) | 1983-12-15 |
| JPH0233183B2 JPH0233183B2 (ja) | 1990-07-25 |
Family
ID=14156916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57096134A Granted JPS58215777A (ja) | 1982-06-07 | 1982-06-07 | 記憶制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58215777A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01501346A (ja) * | 1986-01-29 | 1989-05-11 | ディジタル エクイプメント コ−ポレ−ション | デ−タ処理システムの主記憶装置において分散制御を提供する装置と方法 |
| JPH0535647A (ja) * | 1991-07-30 | 1993-02-12 | Nec Ic Microcomput Syst Ltd | マイクロコンピユータシステム |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04112180U (ja) * | 1991-03-18 | 1992-09-29 | トヨタ車体株式会社 | 車両の配線・配管取付構造 |
-
1982
- 1982-06-07 JP JP57096134A patent/JPS58215777A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01501346A (ja) * | 1986-01-29 | 1989-05-11 | ディジタル エクイプメント コ−ポレ−ション | デ−タ処理システムの主記憶装置において分散制御を提供する装置と方法 |
| JPH0535647A (ja) * | 1991-07-30 | 1993-02-12 | Nec Ic Microcomput Syst Ltd | マイクロコンピユータシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0233183B2 (ja) | 1990-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6944731B2 (en) | Dynamic random access memory system with bank conflict avoidance feature | |
| JPS60183669A (ja) | メモリ制御装置 | |
| US5201058A (en) | Control system for transferring vector data without waiting for transfer end of the previous vector data | |
| JPS58215777A (ja) | 記憶制御方式 | |
| JPH0424852A (ja) | マルチポートアクセス方式 | |
| KR910006792B1 (ko) | 다이랙트 메모리 억세스 컨트롤러의 억세스 메모리 확장회로 | |
| JPS586970B2 (ja) | Ｒｏｍアドレスのシ−ケンス制御方式 | |
| JPH0218638A (ja) | データ制御システム | |
| JPH0414438B2 (ja) | ||
| JPS60134956A (ja) | 情報処理システム | |
| JP2531206B2 (ja) | チャネル装置 | |
| JPH02193394A (ja) | 半導体メモリ | |
| JPS6031646A (ja) | デ−タ処理装置 | |
| JPS6116363A (ja) | ベクトルデ−タ処理装置 | |
| JPS61165144A (ja) | メモリアクセス制御方式 | |
| JPH0376505B2 (ja) | ||
| JPH02141851A (ja) | レジスタ読出し回路 | |
| JPH01158545A (ja) | 記憶装置の制御方式 | |
| JPS58166581A (ja) | メモリのアドレツシング方式 | |
| JPH08235135A (ja) | 通信レジスタ付並列計算機 | |
| JPH034938B2 (ja) | ||
| JPH06214939A (ja) | Ｄｍａコントローラ | |
| JPH0668920B2 (ja) | Ｒｏｍ読出しテスト回路 | |
| JPS6386046A (ja) | メモリ・セレクト方式 | |
| JPH01122300A (ja) | 時分割スイッチ回路 |