JPH0376505B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は計算機システムの記憶制御方式に関
し、詳しくは、中央処理装置などから出されるア
クセス要求の順序性を保証して、該アクセス要求
を主記憶装置に送出する制御方式の改良に関す
る。

〔従来技術〕 計算機システムの主要部は、第１図に示すよう
に、中央処理装置１０、複数（仮に２つとする）
の他プロセツサ１１，１２、記憶制御装置３０、
主記憶装置４０を備え、主記憶装置４０は、それ
ぞれ独立にアクセスできる複数の（ここでは仮に
８つとする）記憶単位（その単位をポートと呼
ぶ）４０１〜４０７からなる。本発明は、このう
ちの記憶制御装置３０にかゝわるものである。

従来の記憶制御装置の概略構成を第２図に示
す。第２図において、３００，３０１，３０２は
アクセス要求スタツク装置である。３００は中央
処理装置１０から発行されたアクセス要求をスタ
ツクするもので、３００−１は「書きこみ」要求
専用、３００−２は「読みだし」要求専用であ
る。３０１，３０２は他のプロセツサ１１，１２
からのアクセス要求をスタツクする。前記アクセ
ス要求スタツク装置３００，３０１，３０２は、
スタツクしたアクセス要求を、そのアドレス情報
に応じてアクセス要求優先順位決定装置３１０〜
３１７のうちいずれかに送出する。アクセス要求
優先順位決定装置３１０〜３１７は、各々、主記
憶装置４０の記憶単位４００〜４０７に対応して
おり、各アクセス要求スタツク装置から受けとつ
たアクセス要求の中から１つを選び、対応する記
憶単位へ送出する。

仮にアクセス要求スタツク装置３００−１から
送出されるアクセス要求について考える。該アク
セス要求は、そのアドレス情報によつてアクセス
要求優先順位決定装置３１０に送出されたと仮定
する。そして、優先順位決定論理４で上記アクセ
ス要求が選ばれたとする。アクセス要求優先順位
決定装置３１０は、上記アクセス要求を記憶単位
４００へ送出するとともに、アクセス要求スタツ
ク装置３００−１へ、該スタツク装置からのアク
セス要求が選ばれたことを示す信号５を送出す
る。アクセス要求スタツク装置３００−１は、信
号５を受けとると、制御部１Ｂは次のアクセス要
求をスタツク１Ａから選び、アクセス要求優先順
位決定装置へ送出する。

第３図にアクセス要求スタツク装置３００−
１，３００−２の詳細を示す。装置３００−１は
複数個（こゝでは仮に４つとする）の書込み専用
スタツク１Ａを持ち、装置３００−２は１個の読
出し専用スタツク２Ａを持つ。このように書きこ
み専用スタツクの数のほうが読みだし専用スタツ
クの数より多い理由は、読みだしはバツフア記憶
から行なうことができるので主記憶装置はアクセ
スしなくてすむ場合が多いが、書きこみは必ず主
記憶装置に書きこまなくてはいけないため、書き
こみのほうが読みだしより頻度が多いからであ
る。

両装置３００−１，３００−２とも、中央処理
装置１０から受け取つたアクセス要求をアクセス
要求優先順位決定装置３１０〜３１７の対応する
装置に発行するが、ここで、中央処理装置１０か
ら発行されるアクセス要求の順序と、該要求が主
記憶装置４０へ発行される順序は同じでなくては
いけない。この順序性保証を以下のようにして行
なう。仮に、中央処理装置１０から「書きこみ要
求」が２つ続けて発行されたあと、「読みだし要
求」が発行され、そのあと、「書きこみ要求」が
２つ続けて発行されるとする。最初の「書きこ
み」要求は、スタツク１−１Ａ，１−２Ａに順に
セツトされる。次に「読みだし」要求が発行さ
れ、スタツク２Ａにセツトされると、制御部２Ｂ
は、制御部１Ｂに「読みだし」要求が来たことを
知らせる。制御部１Ｂは、この時点で、スタツク
中にあるアクセス要求にフラグを立て（第３図中
では、「Ｐ」の印で示してある）、制御部２Ｂに未
処理のアクセス要求がスタツク１Ａ中にあること
を知らせる。これにより、制御部２Ｂはスタツク
２Ａ中のアクセス要求の送出を止める。一方、制
御部１Ｂは、まず、スタツク１−１Ａ中のアクセ
ス要求を送出する。このアクセス要求が、アクセ
ス要求優先順位決定装置３１０で選ばれて。主記
憶装置へ送出されると、信号５が「書きこみ」要
求が処理されたことを伝える。信号５を受けとつ
た制御部１Ｂは、次にスタツク１−２Ａにあるア
クセス要求を送出する。前述と同様に、信号５が
「書きこみ」要求が処理されたことを伝えると、
この時点でスタツク１Ａ中には、フラグ（Ｐ）付
きのアクセス要求はなくなる。なお、この間、後
続の「書きこみ」アクセス要求が中央処理装置１
０から発行されるかもしれない。その時は、該ア
クセス要求は、スタツク１−３Ａ，１−４Ａに順
に入れ、フラグは立てず、該アクセス要求の発行
は止めておく。スタツク１Ａ中に、フラグ付きア
クセス要求がなくなると、制御部１Ｂは制御部２
Ｂに、先行「書きこみ」命令終了を告げる。制御
部２Ｂは、スタツク２Ａ中の「読みだし」要求を
送出する。ただし、「読みだし」要求が、後述す
る「単一読みだし」であるか、「ブロツク転送」
であるかによつて、アクセス要求をアクセス要求
優先順位決定装置へ送出する回数は異なる。「読
み出し」要求が主記憶装置４０へ送出し終わつた
ことを、信号５が制御部２Ｂに伝えると、制御部
２Ｂは、制御部１Ｂに「読みだし」要求終了を伝
える。これにより、制御部１Ｂはスタツク１−３
Ａ，１−４Ａ中のアクセス要求を、順に（スタツ
ク１−１Ａ，１−２Ａ中のアクセス要求送出と同
じ手順で）送出する。

以上のように、従来の記憶制御方式は、「書き
こみ」要求のスタツク装置と「読みだし」要求の
スタツク装置を別々に持ち、両スタツク装置間で
信号を授受してアクセス要求の順序制御を行なう
ため、以下の欠点を有していた。

(1) 「書きこみ」要求のスタツクと「読みだし」
要求のスタツクを、別々の装置中に設けるの
で、ハードウエア量が多くなる。

(2) ２つのアクセス要求スタツク装置間の信号の
授受のためのオーバーヘツドが大きくなり、ア
クセス要求の処理効率が低下し、ハードウエア
量も大きくなる。

(3) スタツクされたアクセス要求にフラグを立て
る処理の時間が余分である。

〔発明の目的〕

本発明の目的は、従来、中央処理装置から発行
される「書きこみ」要求と「読み出し」要求を
別々の装置にスタツクし、両装置間の信号の授受
によつてアクセス要求の順序性を保証したアクセ
ス要求の発行を行なうために大きかつたオーバー
ヘツドとハードウエア量を低減することにある。

〔発明の概要〕

本発明は、中央処理装置から発行される「書き
こみ」要求、「読み出し」要求とも、同一のスタ
ツクに格納するようにしたものである。そして、
ブロツク転送を実行していることを示す制御ラツ
チ群、ブロツク転送時にアクセス要求を発行する
回数を制御するカウンタ、ブロツク転送時にカウ
ントアツプしたアドレスをセツトするラツチ、送
出したアクセス要求の個数を記憶させておくラツ
チを設け、前記ラツチ群とカウンタを用いて、ス
タツクに入つた順にアクセス要求を処理し、ブロ
ツク転送中は、次のスタツクのアクセス要求が送
出されないように制御することによつて、アクセ
ス要求の順序性を保証することを特徴とする。

〔発明の実施例〕

本発明による記憶制御装置３０の概略は第４図
に示す。中央処理装置１０、他プロセツサ１１、
他プロセツサ１２に対応してアクセス要求スタツ
ク装置３００，３０１，３０２がある。たとえ
ば、中央処理装置１０はアクセス要求スタツク装
置３００にアクセス要求を送出する。アクセス要
求スタツク装置３００を例にとると、該装置は受
けとつたアクセス要求をスタツク３００Ａに格納
し、１つずつ取り出してアドレス情報をデコード
し、対応するアクセス要求優先順位決定装置３１
０〜３１７のうちのいずれかに、そのアクセス要
求を送出する。アクセス要求優先順位決定装置３
１０〜３１７は各々、第１図に示す主記憶装置４
０の記憶単位４００〜４０７に対応する。すなわ
ち、仮にアクセス要求が記憶単位４００に対する
ものであれば、アクセス要求優先順位決定装置３
１０に送出する。アクセス要求優先順位決定装置
３１０は、各アクセス要求スタツク装置３００，
３０１，３０２から送られてきたアクセス要求の
優先順位をとつて、どれか１つのアクセス要求を
選び、そのアクセス要求を記憶単位４００に送出
する。そして、アクセス要求がアクセス要求スタ
ツク装置３００から送出されたものであれば、信
号３００Ｂを装置３００へ送出する。本発明の特
徴はアクセス要求スタツク３００の構成にある。

第５図は、アクセス要求スタツク装置３００の
本発明による一実施例を示す。こゝで、本計算機
システムのタイミングはT₀，T₁の２相があり、
T₀のタイミングパルスの間にT₁のタイミングパ
ルスが入るとする。第５図中、縦に同じ列に並ん
でいるラツチは同一タイミングでセツトされる。

次に、中央処理装置１０から送出されてくるア
クセス要求について説明する。中央処理装置１０
から送出されてくるアクセス要求は、有効ビツ
ト、アドレス、制御情報である。本システムで
は、アクセスの単位は８バイト単位であるとして
いるので、アドレスの下３ビツトは無視され、そ
の上位の３ビツトをポートアドレス、それより上
位のアドレスを上位アドレスと呼ぶ。アクセス要
求には、「書きこみ」、「読みだし」の２種類があ
るが、「読みだし」はさらに「単一読みだし」、
「ブロツク転送」の２種類にわけられる。「書きこ
み」、「単一読みだし」はアドレスの示している８
バイトを書きこみ、もしくは読みだしするのであ
るが、「ブロツク転送」はアクセス要求のアドレ
スから始まる64バイトを読みだすものである。

以下、第５図を説明する。中央処理装置１０か
らアクセス要求が送出されてくると、該アクセス
要求は、スタツク３０００〜３００４のうちのい
ずれかにセツトされる。どのスタツクにセツトさ
れるかは、インポインタ３０２３によつて示され
る。インポインタ３０２３は、次にアクセス要求
を格納すべきスタツクの番号を指示し、１つのア
クセス要求がスタツクされると値を１増加させ
る。したがつて、アクセス要求は、スタツク３０
００，３００１，……の順にスタツクされてい
く。一方、スタツク３０００〜３００４のうち、
アウトポインタ３０２４で指示されたスタツクの
内容が、ラツチ３００５，３００６，３００７，
３００８にセツトされる。アウトポインタ３０２
４は、処理するアクセス要求の入つているスタツ
クの番号を指示し、１つのアクセス要求が処理さ
れると、値を１増加させる。したがつて、アクセ
ス要求は、スタツク３０００，３００１，……の
順に処理されていく。ラツチ３００５，３００
６，３００７にはそれぞれアクセス要求の有効ビ
ツト、上位アドレス、制御情報が入る。ラツチ３
００８には、アクセス要求が「ブロツク転送」で
あると「１」がはいる。ラツチ３０１４には、ア
クセス要求のポートアドレスまたはラツチ３０１
３の値がはいる。どちらがはいるかは、ラツチ３
０１６の値で決まる。ラツチ３０１５にはラツチ
３０１４の値に１を加えた値がはいる。ラツチ３
０１６は、ブロツク転送時にアクセス要求を発行
する回数を制御するカウンタであり、ラツチ３０
１７から１を減じた値がはいる。ラツチ３００９
はラツチ３００８のデイレーラツチである。ラツ
チ３０１０は、スタツク中の「ブロツク転送」指
示とラツチ３００９の値の否定の論理積をラツチ
するものであるので、ブロツク転送が開始された
時に１クロツク「１」になる。ラツチ３０１１
は、ブロツク転送を行なつていることを示すラツ
チで、ブロツク転送が実行されている間「１」に
なつている。

アクセス要求優先順位決定装置３１０，３１
２，３１４，３１６（つまり偶数記憶単位）から
アクセス要求が該当記憶単位（ポート）に送出さ
れたことが知らされると、ラツチ３０１８が
「１」になる。同様に、奇数記憶単位からアクセ
ス要求送出が知らされると、ラツチ３０１９が
「１」になる。ラツチ３０２０は，アクセス要求
優先順位決定装置にいくつアクセス要求を送出し
ているかを示すラツチであり、ラツチ３０２１
は、ラツチ３０２０のデイレーラツチである。ラ
ツチ３０１８，３０１９，３０２１の値を用い
て、アクセス要求を送出する論理を行うのが３０
２６である。この論理回路３０２６からアクセス
要求送出信号３０３０が発行されると、ラツチ３
０１４中のポートアドレスに対応するポートに論
理回路３０２７によつてアクセス要求が送出され
る。ここで、ラツチ３００５中の有効ビツトが
「１」でないと論理回路３０２７からアクセス要
求は送出されない。同様に、アクセス要求送出信
号３０３０が発行されると、ラツチ３０１５中の
ポートアドレスに対応するポートに、論理回路３
０２８によつてアクセス要求が送出される。ここ
で、ラツチ３００５中の有効ビツトが「１」、か
つ、信号３０２９（つまり、ブロツク転送実行
中）が「１」でないと、論理回路３０２８からア
クセス要求は送出されない。

第６図に第５図中のラツチのセツト条件、リセ
ツト条件、及びラツチ３０１６の入力、ラツチ３
０１４の値、さらに信号３０３０の値を表にして
示す。

第７図は、アクセス要求スタツク装置３００
に、中央処理装置から「書きこみ」、「読みだしで
ブロツク転送」、「書きこみ」の順にアクセス要求
が送出された場合のタイムチヤートを示す。ここ
で、アクセス要求は、中央処理装置の構造上、１
クロツクピツチでくることはない。以下、第６図
の説明も兼ねて、第５図の動作の説明を行なう。

第７図で、T₀相に属する時刻は、T₀₀，T₀₁，
……とし、T₁相に属する時刻はT₁₀，T₁₁，……
とする。また、仮に最初の「書きこみ」アドレス
はポート７（記憶単位４０７）に、次の「読みだ
し（ブロツク転送）」はポート０（記憶単位４０
０）に、次の「書きこみ」はポート０に対応して
いるとする。

最初の書きこみ要求が受けとられた時刻T₀₀
で、インポインタ３０２３は「０」であるので、
スタツク３０００に該要求がセツトされ、ラツチ
３０２２には「１」がセツトされる。時刻T₀₂で
は読みだし（ブロツク転送）要求が、時刻T₀₄で
は書きこみ要求が受けとられるた、該要求は同様
の手順でスタツク３００１，３００２にセツトさ
れる。

アウトポインタ３０２４は、時刻T₀₀で「０」
であるので、スタツク３０００の内容が選ばれ、
その内容が、ラツチ３００５〜３００８に時刻
T₁₀ではいる。時刻T₀₀でラツチ３０１６は「０」
であるので、ラツチ３０１４には、スタツク３０
００の内容、つまり７（ポート７に対するアクセ
ス要求だから）が時刻T₁₀ではいる。時刻T₁₀で、
ラツチ３０１２は「０」だから、信号３０３０は
「１」になり、論理回路３０２７により、ポート
７にアクセス要求が発行される。なお、ラツチ３
００６，３００７の内容は、全ポートに送出され
ている。時刻T₁₀でラツチ３０１７，３００８は
「０」、信号３０３０は「１」であるので、スタツ
ク３０００は時刻T₀₁でリセツトされ、ラツチ３
００５が時刻T₁₁で０になるので、信号３０３０
は「０」となり、次のアクセス要求は送出されな
い。

上記のように、時刻T₁₀でアクセス要求を１つ
送出したから、ラツチ３０２０は、時刻T₀₁で１
になる。前記アクセス要求はブロツク転送ではな
いので、信号３０２９は「０」である。

時刻T₁₀で信号３０３０が「１」であるので、
アウトポインタ３０２４は時刻T₀₁で「１」に更
新される。時刻T₀₂でスタツク装置３００１に読
みだし（ブロツク転送）要求がはいるので、これ
がアウトポインタ３０２４によつて選ばれ、時刻
T₁₂でラツチ３００５〜３００８にその内容がは
いる。ここで、本システムにおいては、アクセス
要求をアクセス要求優先順位決定装置に送出して
から、他リクエスタやバンクの競合がなければ、
２クロツク目にアクセス要求が記憶装置へ送出さ
れたことを示す信号が返つてくる。したがつて、
この場合は、装置３１７から信号が来て、時刻
T₁₂でラツチ３０１９が「１」になる。ラツチ３
０２１＝１、ラツチ３０１９＝１、ラツチ３００
５＝１の条件が、時刻T₁₂で成立するから、アク
セス要求が送出される（信号３０３０が「１」に
なる）が、ここで、該アクセス要求がブロツク転
送であるので、ラツチ３０１０が時刻T₁₂で
「１」になり、信号３０２９が「１」になるので、
論理回路３０２７，３０２８の両方が作動し、ア
クセス要求が２つ発行される。時刻T₀₂でラツチ
３０１６は「０」であるので、ラツチ３０１４、
スタツク３００１からの値「０」がはいり、ラツ
チ３０１５には「１」がはいる。したがつて、論
理回路３０２７，３０２８により、それぞれ、ポ
ート０，１にアクセス要求が送出される。ここ
で、アクセス要求が１つ主記憶装置へ送出され、
又、２つアクセス要求優先順位決定装置へ送出さ
れたので、時刻T₀₃は、ラツチ３０２０は「２」
になる。時刻T₁₂より信号３０２９は「１」にな
るので、今回は、アクセス要求が発行されても、
アウトポインタ３０２４は更新されない。したが
つて、引き続きスタツク３００１中のアクセス要
求を実行する。時刻T₁₂で、ラツチ３０１０が
「１」になり、ラツチ３００８＝１、ラツチ３０
３０＝１であるので、ラツチ３０１６には、時刻
T₀₃で初期値「３」がセツトされる。同時に、ラ
ツチ３０１３には、ラツチ３０１４の値＋２で
「２」がセツトされる。時刻T₁₂で送出したアク
セス要求が主記憶装置へ送出されたことを示す信
号がT₁₄で受けとられる（すなわち、ラツチ３０
１８，３０１９＝１）と、この時点でラツチ３０
２１＝２であるから、信号３０３０は「１」にな
り、アクセス要求が送出される。時刻T₀₄で、ラ
ツチ３０１６の値は「３」であるので、ラツチ３
０１４には、時刻T₁₄ではラツチ３０１３の値
「２」が入り、ラツチ３０１５には＋１した「３」
がはいる。信号３０２９は時刻T₁₄では「１」で
あるので、論理回路３０２７，３０２８とも作動
し、ラツチ３０１４，３０１５の値により、ポー
ト２，３にアクセス要求が送出される。時刻T₁₄
では、信号３０１０が「０」であるので、時刻
T₀₅でラツチ３０１６には、ラツチ３０１７の値
−１の「２」がはいる。ラツチ３０１３には、時
刻T₀₅で、ラツチ３０１４の値＋２の「４」がは
いる。信号３０２９＝１であるので、アウトポイ
ンタ３０２４は更新されず、ブロツク転送が継続
される。

このように、アクセス要求が、となりあうポー
トに２つ送出するとともに、ブロツク転送カウン
タラツチ３０１６の値を１減じ、ポートアドレス
ラツチ３０１３を＋２してカウントアツプする動
作を繰り返してブロツク転送を実行する。

時刻T₁₈でブロツク転送最後のアクセス要求を
ポート６、ポート７に送出する。この時点で、ラ
ツチ３０１７＝１、信号３０３０＝１であるの
で、スタツク３００１が時刻T₀₉でリセツトされ
る。アウトポインタ３０２４はスタツク３００１
をさしたままであるので、アウトポインタ３０２
４が更新されるまで、アクセス要求は送出されな
い。時刻T₁₈で送出したアクセス要求が主記憶装
置に送出されたことを示す信号が、時刻T₁Ａで
受け取られると、ラツチ３０１２＝１、ラツチ３
０１７＝０、ラツチ３０２１＝２であるので、ア
ウトポインタ３０２４が時刻T₀Ｂで更新され、
次のアクセス要求の開始となり、ラツチ３０１１
がリセツトされ、ブロツク転送処理が終了とな
る。

時刻T₀Ｂで、アウトポインタ３０２４が「２」
になつたので、スタツク３００２中の「書きこ
み」要求は、時刻T₁Ｂでラツチ３００５〜３０
０８にセツトされ、最初の「書きこみ」要求が送
出されたのと同じ動作で、アクセス要求優先順位
決定装置に、時刻T₁Ｂで送出される。

本実施例によれば、中央処理装置から送出され
る「読みだし」要求、「書きこみ」要求とも同じ
スタツクに格納して、スタツクに入つた順に、ア
クセス要求優先順位決定装置に送出するため、従
来の方式の欠点であつた装置間の信号授受のため
のオーバーヘツドとハードウエアを低減できる。

〔発明の効果〕

以上の説明から明らかな如く、本発明によれば
次のような効果が得られる。

(1) 従来の方式では、「書きこみ」要求専用のス
タツク装置と、「読みだし」要求専用のスタツ
ク装置の２装置が必要であつたが、本発明で
は、「書きこみ」要求、「読みだし」要求とも同
一のスタツクに格納するので、スタツク装置が
１つですむ。

(2) 従来の方式では、上記の２スタツク装置間で
信号を授受して、アクセス要求間の順序制御を
行なつていたが、本発明では、スタツクに格納
された順に、アクセス要求優先順位決定装置に
送出し、ブロツク転送中は次のスタツク内のア
クセス要求が送出されないように制御すること
によつて順序性を保証するため、従来方式のよ
うな装置間の信号授受のためのオーバヘツド、
ハードウエアが低減できる。

(3) 本発明によれば、「書きこみ」、「読みだし」
の両要求がスタツク中に混在している時も、ス
タツク中のアクセス要求に、従来方式のように
フラグを立てる処理をしなくてすむ。

【図面の簡単な説明】

第１図は本発明の対象となる計算機システムの
主要部のブロツク図、第２図は従来の記憶制御方
式の構成例を示す図、第３図は第２図中のアクセ
ス要求スタツク装置の構成例を示す図、第４図は
本発明による記憶制御方式の概略を示す図、第５
図は本発明の一実施例の詳細構成図、第６図は第
５図中のラツチ群の動作条件を示す図、第７図は
第５図の動作例を示すタイミング図である。 １０……中央処理装置、１１，１２……他プロ
セツサ、３０……記憶制御装置、４０……主記憶
装置、４００〜４０７……記憶単位、３００，３
０１，３０２……アクセス要求スタツク装置、３
００Ａ……スタツク、３１０〜３１７……アクセ
ス要求優先順位決定装置。

Claims (1)

【特許請求の範囲】
1. １ 独立にアクセス可能な複数の記憶単位で構成
   される記憶装置に対して、中央処理装置等のアク
   セス要求元から出されるアクセス要求を解読し、
   当該アクセス要求を目的の記憶単位に送出する記
   憶制御方式において、１つのスタツクを有するア
   クセス要求スタツク装置を備え、該装置は、前記
   アクセス要求元から出される読み出し要求、書き
   込み要求とも前記スタツクに要求順に格納し、該
   スタツクに入つた順にアクセス要求を解読し、該
   解読したアクセス要求を目的の記憶単位に送出す
   ると共に、ブロツク転送のアクセス要求の場合に
   は、ブロツク転送が終了するまでスタツクからの
   次のアクセス要求の目的の記憶単位への送出を抑
   止するようにしたことを特徴とする記憶制御方
   式。