JP2002132706A - Ｄｍａ転送装置 - Google Patents
Ｄｍａ転送装置Info
- Publication number
- JP2002132706A JP2002132706A JP2000320975A JP2000320975A JP2002132706A JP 2002132706 A JP2002132706 A JP 2002132706A JP 2000320975 A JP2000320975 A JP 2000320975A JP 2000320975 A JP2000320975 A JP 2000320975A JP 2002132706 A JP2002132706 A JP 2002132706A
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- data
- dma
- storage means
- dma transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【課題】 ＣＰＵの介在なしに長尺の画像データを連続
して転送処理し、任意の個所でＣＰＵの介在なしに転送
処理を終了すること。 【解決手段】 ＤＭＡ転送要求が有った際に、転送アド
レス格納手段１２に格納されているアドレスからデータ
の転送を開始すると共に、転送データライン数を転送デ
ータライン管理手段１８で管理することによって、転送
データライン数格納手段１３の先頭格納場所に格納され
ているデータライン数から順次ＤＭＡ転送を繰り返し、
最終格納場所のデータライン数のＤＭＡ転送を終了する
と再び先頭格納場所に戻ってＤＭＡ転送を繰り返す一
方、転送終了データビット格納手段１４に格納されてい
る転送終了データビットに対応して前記転送データライ
ン数格納手段１３に格納されている転送データライン数
のＤＭＡ転送を終了した時点でＤＭＡ転送を停止する。
して転送処理し、任意の個所でＣＰＵの介在なしに転送
処理を終了すること。 【解決手段】 ＤＭＡ転送要求が有った際に、転送アド
レス格納手段１２に格納されているアドレスからデータ
の転送を開始すると共に、転送データライン数を転送デ
ータライン管理手段１８で管理することによって、転送
データライン数格納手段１３の先頭格納場所に格納され
ているデータライン数から順次ＤＭＡ転送を繰り返し、
最終格納場所のデータライン数のＤＭＡ転送を終了する
と再び先頭格納場所に戻ってＤＭＡ転送を繰り返す一
方、転送終了データビット格納手段１４に格納されてい
る転送終了データビットに対応して前記転送データライ
ン数格納手段１３に格納されている転送データライン数
のＤＭＡ転送を終了した時点でＤＭＡ転送を停止する。
Description
【０００１】
【発明の属する技術分野】本発明は、データ転送時にＣ
ＰＵの介在なくメモリのデータを転送処理するＤＭＡ
（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）転送装
置に関する。
ＰＵの介在なくメモリのデータを転送処理するＤＭＡ
（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）転送装
置に関する。
【０００２】
【従来の技術】ファクシミリ装置などの画像処理装置に
おいては、画像の一部抽出処理、回転処理、拡大、縮小
処理、変形処理等の画像処理を行うために、一つのメモ
リから他のメモリへデータを頻繁に移し替える転送処理
が行われおり、この処理をＣＰＵの介在なしに実行する
ためＤＭＡ転送装置が利用されている。
おいては、画像の一部抽出処理、回転処理、拡大、縮小
処理、変形処理等の画像処理を行うために、一つのメモ
リから他のメモリへデータを頻繁に移し替える転送処理
が行われおり、この処理をＣＰＵの介在なしに実行する
ためＤＭＡ転送装置が利用されている。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
ＤＭＡ転送装置においては、ＣＰＵの介在なしに転送処
理を実行するとは言っても、転送するメモリエリア毎に
ＤＭＡ転送装置からＣＰＵに割込みを発生させ、それを
受けてＣＰＵがＤＭＡ転送装置に次に転送処理すべきメ
モリエリアを指示することにより、ＤＭＡ転送処理を行
っていたため、その処理のためにＣＰＵが占有されてし
まい、特に長尺の画像データを転送する場合などにＣＰ
Ｕの負荷軽減が図れない問題があった。
ＤＭＡ転送装置においては、ＣＰＵの介在なしに転送処
理を実行するとは言っても、転送するメモリエリア毎に
ＤＭＡ転送装置からＣＰＵに割込みを発生させ、それを
受けてＣＰＵがＤＭＡ転送装置に次に転送処理すべきメ
モリエリアを指示することにより、ＤＭＡ転送処理を行
っていたため、その処理のためにＣＰＵが占有されてし
まい、特に長尺の画像データを転送する場合などにＣＰ
Ｕの負荷軽減が図れない問題があった。
【０００４】本発明は、ＣＰＵの負担なしに長尺の画像
データを連続して転送処理し、ＣＰＵの介在なしに転送
処理を終了することの出来るＤＭＡ転送装置を提供する
ことを目的とする。
データを連続して転送処理し、ＣＰＵの介在なしに転送
処理を終了することの出来るＤＭＡ転送装置を提供する
ことを目的とする。
【０００５】
【課題を解決するための手段】上記課題を解決するた
め、請求項１にかかる発明は、データ転送時にＣＰＵの
介在なくメモリのデータを転送処理するＤＭＡ転送装置
において、転送アドレスを格納する転送アドレス格納手
段と、複数の転送データライン数を格納する転送データ
ライン数格納手段と、前記複数の転送データライン数に
それぞれ対応して適宜設定される転送終了指示ビットを
格納する転送終了データビット格納手段と、転送データ
ライン数を管理する転送データライン管理手段と、ＤＭ
Ａ転送要求の有無を管理する転送要求管理手段とを備
え、ＤＭＡ転送要求が有った際に、前記転送アドレス格
納手段に格納されているアドレスからデータの転送処理
を開始すると共に、転送データライン数を前記転送デー
タライン管理手段で管理することによって、前記転送デ
ータライン数格納手段の先頭格納場所に格納されている
データライン数から順次ＤＭＡ転送を繰り返し、最終格
納場所のデータライン数のＤＭＡ転送を終了すると再び
先頭格納場所に戻ってＤＭＡ転送を繰り返す一方、前記
転送終了データビット格納手段に格納されている転送終
了データビットに対応して前記転送データライン数格納
手段に格納されている転送データライン数のＤＭＡ転送
を終了した時点でＤＭＡ転送を停止することを特徴とす
る。
め、請求項１にかかる発明は、データ転送時にＣＰＵの
介在なくメモリのデータを転送処理するＤＭＡ転送装置
において、転送アドレスを格納する転送アドレス格納手
段と、複数の転送データライン数を格納する転送データ
ライン数格納手段と、前記複数の転送データライン数に
それぞれ対応して適宜設定される転送終了指示ビットを
格納する転送終了データビット格納手段と、転送データ
ライン数を管理する転送データライン管理手段と、ＤＭ
Ａ転送要求の有無を管理する転送要求管理手段とを備
え、ＤＭＡ転送要求が有った際に、前記転送アドレス格
納手段に格納されているアドレスからデータの転送処理
を開始すると共に、転送データライン数を前記転送デー
タライン管理手段で管理することによって、前記転送デ
ータライン数格納手段の先頭格納場所に格納されている
データライン数から順次ＤＭＡ転送を繰り返し、最終格
納場所のデータライン数のＤＭＡ転送を終了すると再び
先頭格納場所に戻ってＤＭＡ転送を繰り返す一方、前記
転送終了データビット格納手段に格納されている転送終
了データビットに対応して前記転送データライン数格納
手段に格納されている転送データライン数のＤＭＡ転送
を終了した時点でＤＭＡ転送を停止することを特徴とす
る。
【０００６】請求項２に係る発明は、データ転送時にＣ
ＰＵの介在なくメモリのデータを転送処理するＤＭＡ転
送装置において、複数の転送アドレスを格納する転送ア
ドレス格納手段と、複数の転送データライン数を格納す
る転送データライン数格納手段と、前記複数の転送デー
タライン数にそれぞれ対応して適宜設定される転送終了
指示ビットを格納する転送終了データビット格納手段
と、転送データライン数を管理する転送データライン管
理手段と、画像の回転方向を示すデータを格納する回転
方向格納手段と、回転方向格納手段の回転方向指示に従
ってＤＭＡ転送アドレスを生成するＤＭＡ転送アドレス
生成手段と、ＤＭＡ転送要求の有無を管理する転送要求
管理手段とを備え、ＤＭＡ転送要求が有った際に、前記
転送アドレス格納手段に格納されているアドレスからラ
インデータの転送処理を開始し、前記回転方向格納手段
の回転方向指示に従って前記ＤＭＡ転送アドレス生成手
段で次ＤＭＡ転送アドレスを生成すると共に、転送デー
タライン数を前記転送データライン管理手段で管理する
ことによって、前記転送データライン数格納手段の先頭
格納場所に格納されているデータライン数から順次ＤＭ
Ａ転送を繰り返し、最終格納場所のデータライン数のＤ
ＭＡ転送を終了すると再び先頭格納場所に戻ってＤＭＡ
転送を繰り返す一方、前記転送終了データビット格納手
段に格納されている転送終了データビットに対応して前
記転送データライン数格納手段に格納されている転送デ
ータライン数のＤＭＡ転送を終了した時点でＤＭＡ転送
を停止することを特徴とする。
ＰＵの介在なくメモリのデータを転送処理するＤＭＡ転
送装置において、複数の転送アドレスを格納する転送ア
ドレス格納手段と、複数の転送データライン数を格納す
る転送データライン数格納手段と、前記複数の転送デー
タライン数にそれぞれ対応して適宜設定される転送終了
指示ビットを格納する転送終了データビット格納手段
と、転送データライン数を管理する転送データライン管
理手段と、画像の回転方向を示すデータを格納する回転
方向格納手段と、回転方向格納手段の回転方向指示に従
ってＤＭＡ転送アドレスを生成するＤＭＡ転送アドレス
生成手段と、ＤＭＡ転送要求の有無を管理する転送要求
管理手段とを備え、ＤＭＡ転送要求が有った際に、前記
転送アドレス格納手段に格納されているアドレスからラ
インデータの転送処理を開始し、前記回転方向格納手段
の回転方向指示に従って前記ＤＭＡ転送アドレス生成手
段で次ＤＭＡ転送アドレスを生成すると共に、転送デー
タライン数を前記転送データライン管理手段で管理する
ことによって、前記転送データライン数格納手段の先頭
格納場所に格納されているデータライン数から順次ＤＭ
Ａ転送を繰り返し、最終格納場所のデータライン数のＤ
ＭＡ転送を終了すると再び先頭格納場所に戻ってＤＭＡ
転送を繰り返す一方、前記転送終了データビット格納手
段に格納されている転送終了データビットに対応して前
記転送データライン数格納手段に格納されている転送デ
ータライン数のＤＭＡ転送を終了した時点でＤＭＡ転送
を停止することを特徴とする。
【０００７】請求項３に係る発明は、請求項２における
前記回転方向格納手段が前記転送データライン数格納手
段の複数のデータライン数格納場所に対応してそれぞれ
画像の回転方向を示すデータを格納する複数の回転方向
データ格納場所を備え、前記転送データライン数格納手
段に格納されている各データライン数のデータを、前記
回転方向格納手段に格納されている回転方向指令に基づ
き、前記ＤＭＡ転送アドレス生成手段により次ＤＭＡ転
送アドレスを生成し、ＤＭＡ転送処理を行うことを特徴
とする。
前記回転方向格納手段が前記転送データライン数格納手
段の複数のデータライン数格納場所に対応してそれぞれ
画像の回転方向を示すデータを格納する複数の回転方向
データ格納場所を備え、前記転送データライン数格納手
段に格納されている各データライン数のデータを、前記
回転方向格納手段に格納されている回転方向指令に基づ
き、前記ＤＭＡ転送アドレス生成手段により次ＤＭＡ転
送アドレスを生成し、ＤＭＡ転送処理を行うことを特徴
とする。
【０００８】
【発明の実施の形態】本発明の実施の形態を図を参照し
て以下に説明する。図１は、本発明によるＤＭＡ転送装
置１とその周辺装置の概略ブロック図を示したもので、
２はシステム全体を制御するＣＰＵであり、プログラム
ドＲＯＭ、ワークＲＡＭを備えている。３はＤＭＡ転送
するデータを記憶するメモリである。
て以下に説明する。図１は、本発明によるＤＭＡ転送装
置１とその周辺装置の概略ブロック図を示したもので、
２はシステム全体を制御するＣＰＵであり、プログラム
ドＲＯＭ、ワークＲＡＭを備えている。３はＤＭＡ転送
するデータを記憶するメモリである。
【０００９】ＤＭＡ転送装置１は、ＤＭＡ転送アドレス
生成手段１１、転送アドレス格納手段１２、転送データ
ライン数格納手段１３、転送終了データビット格納手段
１４、回転方向格納手段１５、タイミング生成手段１
６、ＤＭＡ優先順位決定手段１７、転送データライン管
理手段１８から構成されている。
生成手段１１、転送アドレス格納手段１２、転送データ
ライン数格納手段１３、転送終了データビット格納手段
１４、回転方向格納手段１５、タイミング生成手段１
６、ＤＭＡ優先順位決定手段１７、転送データライン管
理手段１８から構成されている。
【００１０】ＤＭＡ転送アドレス生成手段１１は、画像
を回転する指示があればその指示に基づいて、また、無
ければ予め決められた順序で順次ＤＭＡ転送すべきデー
タの次転送データアドレスを生成する。
を回転する指示があればその指示に基づいて、また、無
ければ予め決められた順序で順次ＤＭＡ転送すべきデー
タの次転送データアドレスを生成する。
【００１１】転送アドレス格納手段１２は、ＣＰＵから
の指示に基づいてＤＭＡ転送すべき複数ライン分ずつの
各データブロック毎の先頭アドレスを格納するもので、
ｎ個のデータブロックに対応するｎ個の先頭アドレス格
納場所を有するが、それらのデータブロックが連続する
場合はｎ個のデータブロックを通して最先端のデータブ
ロック１個の先頭アドレスのみが格納される。
の指示に基づいてＤＭＡ転送すべき複数ライン分ずつの
各データブロック毎の先頭アドレスを格納するもので、
ｎ個のデータブロックに対応するｎ個の先頭アドレス格
納場所を有するが、それらのデータブロックが連続する
場合はｎ個のデータブロックを通して最先端のデータブ
ロック１個の先頭アドレスのみが格納される。
【００１２】転送データライン数格納手段１３は、１回
のＤＭＡ転送で転送すべきデータブロックのライン数を
それぞれ格納するｎ個のライン数格納場所を有する。
のＤＭＡ転送で転送すべきデータブロックのライン数を
それぞれ格納するｎ個のライン数格納場所を有する。
【００１３】転送終了データビット格納手段１４は、転
送終了を指示するビットを格納するもので、その格納場
所は前記各転送データライン数（各データブロック）毎
に対応して設けられ、ｎ個の終了ビット格納場所を有す
る。
送終了を指示するビットを格納するもので、その格納場
所は前記各転送データライン数（各データブロック）毎
に対応して設けられ、ｎ個の終了ビット格納場所を有す
る。
【００１４】回転方向格納手段１５は、画像の回転方向
を指示するデータを格納するもので、その格納場所は前
記各転送データライン数毎に対応して設けられ、ｎ個の
回転方向格納場所を有する。
を指示するデータを格納するもので、その格納場所は前
記各転送データライン数毎に対応して設けられ、ｎ個の
回転方向格納場所を有する。
【００１５】タイミング生成手段１６は、ＤＭＡ転送先
または転送元となるメモリ装置３にストローブ信号ｓを
出力する。
または転送元となるメモリ装置３にストローブ信号ｓを
出力する。
【００１６】ＤＭＡ優先順位決定手段１７は、書き込み
制御部、読み込み制御部等の外部にあるＤＭＡ転送が必
要なデバイスからの複数のＤＭＡ転送要求Ｔに対して優
先順位を決定してタイミング生成部１６に出力する。
制御部、読み込み制御部等の外部にあるＤＭＡ転送が必
要なデバイスからの複数のＤＭＡ転送要求Ｔに対して優
先順位を決定してタイミング生成部１６に出力する。
【００１７】転送データライン管理手段１８は、ＣＰＵ
２から指定されたライン数だけ、ＤＭＡ転送が行われる
ようにライン数を管理する。
２から指定されたライン数だけ、ＤＭＡ転送が行われる
ようにライン数を管理する。
【００１８】本発明によるＤＭＡ転送装置は以上のよう
に構成されて、ＤＭＡ転送動作は図２のフローチャート
で示すように行われる。即ち、図２に示すＤＭＡ転送動
作は、先頭の転送アドレスのみを指示し、後は転送する
データブロックのライン数を指示するだけで次々とデー
タ転送を実行する場合の例を示している。
に構成されて、ＤＭＡ転送動作は図２のフローチャート
で示すように行われる。即ち、図２に示すＤＭＡ転送動
作は、先頭の転送アドレスのみを指示し、後は転送する
データブロックのライン数を指示するだけで次々とデー
タ転送を実行する場合の例を示している。
【００１９】ＣＰＵ２は、ＤＭＡ転送装置１の転送アド
レス格納手段１２、転送データライン数格納手段１３に
先頭の転送アドレスと転送するデータブロックの転送ラ
イン数を格納（Ｓ１）した後、ＤＭＡ転送処理をスター
トさせる（Ｓ２）。
レス格納手段１２、転送データライン数格納手段１３に
先頭の転送アドレスと転送するデータブロックの転送ラ
イン数を格納（Ｓ１）した後、ＤＭＡ転送処理をスター
トさせる（Ｓ２）。
【００２０】転送データライン数格納手段１３には、各
ライン数を格納する場所がｎ個あり、それぞれ転送処理
可能なデータブロックがメモリ３に用意できる毎に、Ｃ
ＰＵ２は、各データブロックのライン数を転送データラ
イン数格納手段１３の各格納場所に順次格納していく。
ライン数を格納する場所がｎ個あり、それぞれ転送処理
可能なデータブロックがメモリ３に用意できる毎に、Ｃ
ＰＵ２は、各データブロックのライン数を転送データラ
イン数格納手段１３の各格納場所に順次格納していく。
【００２１】ＤＭＡ転送装置１は、この状態で待機し
（Ｓ３のＮ）、外部からＤＭＡ転送要求ＴがＤＭＡ優先
順位決定手段１７に入力されると（Ｓ３のＹ）、ＤＭＡ
転送を開始する（Ｓ４）。
（Ｓ３のＮ）、外部からＤＭＡ転送要求ＴがＤＭＡ優先
順位決定手段１７に入力されると（Ｓ３のＹ）、ＤＭＡ
転送を開始する（Ｓ４）。
【００２２】これにより、メモリ３の転送アドレス格納
手段１２で指定されたアドレスからビットまたはワード
単位で画像データのＤＭＡ転送が開始され、１ライン分
の転送処理が終了するまで繰り返される（Ｓ５のＮ）。
手段１２で指定されたアドレスからビットまたはワード
単位で画像データのＤＭＡ転送が開始され、１ライン分
の転送処理が終了するまで繰り返される（Ｓ５のＮ）。
【００２３】１ライン分の転送処理が終了するすると
（Ｓ５のＹ）、転送データライン管理手段１８により、
転送データライン数格納手段１３に格納されている最初
のライン数から−１して（Ｓ６）、次ラインに移行し最
終ラインに到達するまで同様の転送処理を繰り返す（Ｓ
７のＮ）。
（Ｓ５のＹ）、転送データライン管理手段１８により、
転送データライン数格納手段１３に格納されている最初
のライン数から−１して（Ｓ６）、次ラインに移行し最
終ラインに到達するまで同様の転送処理を繰り返す（Ｓ
７のＮ）。
【００２４】転送データライン数格納手段１３に格納さ
れていた最初のデータライン数分のＤＭＡ転送を終了す
れば（Ｓ７のＹ）、このときのデータライン数に対応し
て格納されている転送終了データビット格納手段１４の
格納場所のビットを調べ、終了ビットが格納されていれ
ば、ＤＭＡ転送処理を終了する（Ｓ８のＹ）。
れていた最初のデータライン数分のＤＭＡ転送を終了す
れば（Ｓ７のＹ）、このときのデータライン数に対応し
て格納されている転送終了データビット格納手段１４の
格納場所のビットを調べ、終了ビットが格納されていれ
ば、ＤＭＡ転送処理を終了する（Ｓ８のＹ）。
【００２５】転送を終了したデータライン数に対応する
転送終了データビットが格納されていない場合は（Ｓ８
のＮ）、転送データライン数格納手段１３の次の格納場
所を調べ、次転送データライン数が格納されていなけれ
ば、ＣＰＵ２から格納されるまで待機する（Ｓ９の
Ｎ）。
転送終了データビットが格納されていない場合は（Ｓ８
のＮ）、転送データライン数格納手段１３の次の格納場
所を調べ、次転送データライン数が格納されていなけれ
ば、ＣＰＵ２から格納されるまで待機する（Ｓ９の
Ｎ）。
【００２６】転送データライン数格納手段１３に次転送
データライン数が格納されていれば（Ｓ９のＹ）、次の
データブロックの先頭ラインから上述した最初のデータ
ブロックの転送の場合と同様にして次データブロックの
ＤＭＡ転送処理を行う。
データライン数が格納されていれば（Ｓ９のＹ）、次の
データブロックの先頭ラインから上述した最初のデータ
ブロックの転送の場合と同様にして次データブロックの
ＤＭＡ転送処理を行う。
【００２７】このようにして、ＣＰＵ２は１番最初のデ
ータブロックの先頭アドレスを格納した後は、各データ
ブロックのライン数のみを順次格納するだけで、ＤＭＡ
転送装置１は転送データライン数格納手段１３に各格納
場所に格納されている各転送データライン数に基づき順
次転送処理を行って最終のデータブロックｎの転送処理
を終えると最初の転送データライン数格納場所１に戻っ
てそこに格納されているデータライン数のＤＭＡ転送処
理を繰り返す。これにより、ＣＰＵ２の介在なしに長尺
の画像データのＤＭＡ転送が可能となる。
ータブロックの先頭アドレスを格納した後は、各データ
ブロックのライン数のみを順次格納するだけで、ＤＭＡ
転送装置１は転送データライン数格納手段１３に各格納
場所に格納されている各転送データライン数に基づき順
次転送処理を行って最終のデータブロックｎの転送処理
を終えると最初の転送データライン数格納場所１に戻っ
てそこに格納されているデータライン数のＤＭＡ転送処
理を繰り返す。これにより、ＣＰＵ２の介在なしに長尺
の画像データのＤＭＡ転送が可能となる。
【００２８】図３は、本発明による実施の形態の他の例
を示したもので、転送アドレス毎のデータブロックを必
要に応じて所定角度回転させてＤＭＡ転送する場合の例
である。
を示したもので、転送アドレス毎のデータブロックを必
要に応じて所定角度回転させてＤＭＡ転送する場合の例
である。
【００２９】ＣＰＵ２は、ＤＭＡ転送装置１の転送アド
レス格納手段１２、転送データライン数格納手段１３、
回転方向格納手段１５にそれぞれ先頭の転送アドレス、
転送するデータブロックの転送ライン数、その回転方向
を格納（Ｓ１１）した後、ＤＭＡ転送処理をスタートさ
せる（Ｓ１２）。
レス格納手段１２、転送データライン数格納手段１３、
回転方向格納手段１５にそれぞれ先頭の転送アドレス、
転送するデータブロックの転送ライン数、その回転方向
を格納（Ｓ１１）した後、ＤＭＡ転送処理をスタートさ
せる（Ｓ１２）。
【００３０】転送データライン数格納手段１３には、各
ライン数を格納する場所がｎ個あり、それぞれ転送処理
可能なデータブロックがメモリ３に用意できる毎に、Ｃ
ＰＵ２は、各データブロックのライン数を転送データラ
イン数格納手段１３の各格納場所に、また、その回転方
向を回転方向格納手段１５の各格納場所に順次格納して
いく。
ライン数を格納する場所がｎ個あり、それぞれ転送処理
可能なデータブロックがメモリ３に用意できる毎に、Ｃ
ＰＵ２は、各データブロックのライン数を転送データラ
イン数格納手段１３の各格納場所に、また、その回転方
向を回転方向格納手段１５の各格納場所に順次格納して
いく。
【００３１】ＤＭＡ転送装置１は、この状態で待機し、
外部からＤＭＡ転送要求ＴがＤＭＡ優先順位決定手段１
７に入力されると（Ｓ１３のＹ）、ＤＭＡ転送を開始
（Ｓ１４）し、そのデータブロックの回転方向の指示に
従ってＤＭＡ転送アドレス生成手段１１で順次アドレス
を生成して画像データをＤＭＡ転送する（Ｓ１５）。
外部からＤＭＡ転送要求ＴがＤＭＡ優先順位決定手段１
７に入力されると（Ｓ１３のＹ）、ＤＭＡ転送を開始
（Ｓ１４）し、そのデータブロックの回転方向の指示に
従ってＤＭＡ転送アドレス生成手段１１で順次アドレス
を生成して画像データをＤＭＡ転送する（Ｓ１５）。
【００３２】これにより、メモリ３の転送アドレス格納
手段１２で指定されたアドレスから転送データライン数
格納手段１３に格納されたデータライン数分のデータブ
ロックが回転方向格納手段１５に格納された回転方向の
指示に従ってビットまたはワード単位で画像データのＤ
ＭＡ転送が開始され、１ライン分終了するまで転送処理
が繰り返される（Ｓ１６のＮ）。
手段１２で指定されたアドレスから転送データライン数
格納手段１３に格納されたデータライン数分のデータブ
ロックが回転方向格納手段１５に格納された回転方向の
指示に従ってビットまたはワード単位で画像データのＤ
ＭＡ転送が開始され、１ライン分終了するまで転送処理
が繰り返される（Ｓ１６のＮ）。
【００３３】１ライン分の転送処理が終了するすると
（Ｓ１６のＹ）、転送データライン管理手段１８によっ
て転送データライン数格納手段１３に格納されている最
初のライン数を−１して（Ｓ１７）、次ラインに移行し
最終ラインに到達するまで画像データの転送処理を繰り
返す（Ｓ１８のＮ）。
（Ｓ１６のＹ）、転送データライン管理手段１８によっ
て転送データライン数格納手段１３に格納されている最
初のライン数を−１して（Ｓ１７）、次ラインに移行し
最終ラインに到達するまで画像データの転送処理を繰り
返す（Ｓ１８のＮ）。
【００３４】転送データライン数格納手段１３に格納さ
れていた最初のデータライン数分のＤＭＡ転送を終了し
て、そのデータブロックの最終ラインのＤＭＡ転送を終
了すれば（Ｓ１８のＹ）、このときのデータライン数に
対応して格納されている転送終了データビット格納手段
１４の終了ビット格納場所を調べ（Ｓ１９）、終了ビッ
トが格納されていれば、ＤＭＡ転送処理を終了する（Ｓ
１９のＹ）。
れていた最初のデータライン数分のＤＭＡ転送を終了し
て、そのデータブロックの最終ラインのＤＭＡ転送を終
了すれば（Ｓ１８のＹ）、このときのデータライン数に
対応して格納されている転送終了データビット格納手段
１４の終了ビット格納場所を調べ（Ｓ１９）、終了ビッ
トが格納されていれば、ＤＭＡ転送処理を終了する（Ｓ
１９のＹ）。
【００３５】転送を終了したデータライン数に対応する
転送終了データビットが格納されていない場合は（Ｓ１
９のＮ）、転送アドレス格納手段１２、転送データライ
ン数格納手段１３、回転方向格納手段１５におけるそれ
ぞれ次の格納場所を調べ、次転送データライン数、その
データブロックの先頭アドレス、回転方向が格納されて
いなければ、ＣＰＵ２から格納されるまで待機する（Ｓ
２０のＮ）。
転送終了データビットが格納されていない場合は（Ｓ１
９のＮ）、転送アドレス格納手段１２、転送データライ
ン数格納手段１３、回転方向格納手段１５におけるそれ
ぞれ次の格納場所を調べ、次転送データライン数、その
データブロックの先頭アドレス、回転方向が格納されて
いなければ、ＣＰＵ２から格納されるまで待機する（Ｓ
２０のＮ）。
【００３６】転送アドレス格納手段１２、転送データラ
イン数格納手段１３、回転方向格納手段１５にそれぞれ
次転送データライン数、そのデータブロックの先頭アド
レス、回転方向が格納されていれば（Ｓ２０のＹ）、次
のデータブロックの先頭ラインから再び上述したＤＭＡ
転送処理を繰り返し実行する。
イン数格納手段１３、回転方向格納手段１５にそれぞれ
次転送データライン数、そのデータブロックの先頭アド
レス、回転方向が格納されていれば（Ｓ２０のＹ）、次
のデータブロックの先頭ラインから再び上述したＤＭＡ
転送処理を繰り返し実行する。
【００３７】このようにして、ＣＰＵ２は転送アドレス
格納手段１２、転送データライン数格納手段１３、転送
終了データビット格納手段１４、回転方向格納手段１５
の各格納場所に、それぞれＤＭＡ転送すべき各データブ
ロックの先頭アドレス、ライン数、最後のデータブロッ
クに対応する転送終了ビット、各データブロックの回転
方向を順次格納する。
格納手段１２、転送データライン数格納手段１３、転送
終了データビット格納手段１４、回転方向格納手段１５
の各格納場所に、それぞれＤＭＡ転送すべき各データブ
ロックの先頭アドレス、ライン数、最後のデータブロッ
クに対応する転送終了ビット、各データブロックの回転
方向を順次格納する。
【００３８】ＤＭＡ転送装置１はこれら各格納場所に格
納されているデータに基づきＣＰＵ２の介在なしに各デ
ータブロックのＤＭＡ転送処理を順次行って最終のデー
タブロックｎの転送処理を終えると最初の格納場所１に
戻ってそこに格納されているデータライン数のＤＭＡ転
送処理を繰り返す。
納されているデータに基づきＣＰＵ２の介在なしに各デ
ータブロックのＤＭＡ転送処理を順次行って最終のデー
タブロックｎの転送処理を終えると最初の格納場所１に
戻ってそこに格納されているデータライン数のＤＭＡ転
送処理を繰り返す。
【００３９】これにより、長尺の画像データの回転を含
むＤＭＡ転送が可能となる。一方、その過程で、転送終
了ビットを検出すれば、ＤＭＡ転送を終了することによ
り、所望の長さのがデータのＤＭＡ転送が可能となる。
むＤＭＡ転送が可能となる。一方、その過程で、転送終
了ビットを検出すれば、ＤＭＡ転送を終了することによ
り、所望の長さのがデータのＤＭＡ転送が可能となる。
【００４０】図４は、メモリに展開した画像データを１
６ｂｉｔ×１６ｂｉｔを１単位として画像回転をする場
合のイメージ図であり、例として９０度、１８０度、２
７０度回転する場合を示している。
６ｂｉｔ×１６ｂｉｔを１単位として画像回転をする場
合のイメージ図であり、例として９０度、１８０度、２
７０度回転する場合を示している。
【００４１】回転方向格納手段１５には、上記回転角度
あるいは回転なしが、転送データライン数格納手段１３
の各データライン数格納場所に対応して格納される。ま
た、回転処理する方式としては種種の方式が知られてい
るが、ここではメモリに展開した画像を１６ｂｉｔ×１
６ｂｉｔ単位で回転する場合を示している。
あるいは回転なしが、転送データライン数格納手段１３
の各データライン数格納場所に対応して格納される。ま
た、回転処理する方式としては種種の方式が知られてい
るが、ここではメモリに展開した画像を１６ｂｉｔ×１
６ｂｉｔ単位で回転する場合を示している。
【００４２】図４に示すように、ｂｉｔ１〜２５６をメ
モリ３から読み込み、回転処理をした後に、再びメモリ
３に書き込むようにすれば、読み込みアドレスと書き込
みアドレスを同一とすることも可能であり、メモリ容量
の節約につながる。
モリ３から読み込み、回転処理をした後に、再びメモリ
３に書き込むようにすれば、読み込みアドレスと書き込
みアドレスを同一とすることも可能であり、メモリ容量
の節約につながる。
【００４３】図５は、図４の画像データを印字した状態
を示したもので、それぞれ９０度、１８０度、２７０度
回転した画像データの印字出力を示している。
を示したもので、それぞれ９０度、１８０度、２７０度
回転した画像データの印字出力を示している。
【００４４】
【発明の効果】請求項１に係る発明によれば、画像デー
タ転送などにおいて、転送ライン数を管理しつつ無限Ｄ
ＭＡ転送が可能であるため、ＣＰＵの介在なしに長尺の
画像データのＤＭＡ転送が可能となる。また、長尺また
は長尺以外の画像データをＣＰＵの介在なしに指定ライ
ン数だけＤＭＡ転送を行うことが出来る。
タ転送などにおいて、転送ライン数を管理しつつ無限Ｄ
ＭＡ転送が可能であるため、ＣＰＵの介在なしに長尺の
画像データのＤＭＡ転送が可能となる。また、長尺また
は長尺以外の画像データをＣＰＵの介在なしに指定ライ
ン数だけＤＭＡ転送を行うことが出来る。
【００４５】請求項２に係る発明によれば、回転のある
画像データを複数連続してＤＭＡ転送することが出来
る。また、回転方向指示によりＤＭＡアドレスを生成す
るため、転送前の回転画データをメモリ上で生成する場
合は、そのメモリ容量を減らすことが出来る。
画像データを複数連続してＤＭＡ転送することが出来
る。また、回転方向指示によりＤＭＡアドレスを生成す
るため、転送前の回転画データをメモリ上で生成する場
合は、そのメモリ容量を減らすことが出来る。
【００４６】請求項３に係る発明によれば、請求項２に
対応する効果に加え、それぞれの画像データの回転方向
も自由に設定可能となる。
対応する効果に加え、それぞれの画像データの回転方向
も自由に設定可能となる。
【図１】本発明の一実施形態を示すＤＭＡ転送装置の概
略ブロック構成図。
略ブロック構成図。
【図２】図１のＤＭＡ転送装置による画像データ転送処
理を説明するためのフローチャート図。
理を説明するためのフローチャート図。
【図３】図１のＤＭＡ転送装置による画像データ転送処
理の他の例を示すフローチャート図。
理の他の例を示すフローチャート図。
【図４】図１のＤＭＡ転送装置による画像データの回転
処理が行われるメモリの説明図。
処理が行われるメモリの説明図。
【図５】図４のメモリ上で画像データの回転処理が行わ
れる画像の印字出力図。
れる画像の印字出力図。
１ ＤＭＡ転送装置 １１ アドレス生成部 １２ 転送アドレス格納手段 １３ 転送データライン数格納手段 １４ 転送終了データビット格納手段 １５ 回転方向格納手段 １６ タイミング生成部 １４ ＤＭＡ優先順位決定部 ２ ＣＰＵ ３ メモリ
Claims (3)
- 【請求項１】 データ転送時にＣＰＵの介在なくメモリ
のデータを転送処理するＤＭＡ転送装置において、 転送アドレスを格納する転送アドレス格納手段と、 複数の転送データライン数を格納する転送データライン
数格納手段と、 前記複数の転送データライン数にそれぞれ対応して適宜
設定される転送終了指示ビットを格納する転送終了デー
タビット格納手段と、 転送データライン数を管理する転送データライン管理手
段と、 ＤＭＡ転送要求の有無を管理する転送要求管理手段とを
備え、 ＤＭＡ転送要求が有った際に、前記転送アドレス格納手
段に格納されているアドレスからデータの転送処理を開
始すると共に、転送データライン数を前記転送データラ
イン管理手段で管理することによって、前記転送データ
ライン数格納手段の先頭格納場所に格納されているデー
タライン数から順次ＤＭＡ転送を繰り返し、最終格納場
所のデータライン数のＤＭＡ転送を終了すると再び先頭
格納場所に戻ってＤＭＡ転送を繰り返す一方、前記転送
終了データビット格納手段に格納されている転送終了デ
ータビットに対応して前記転送データライン数格納手段
に格納されている転送データライン数のＤＭＡ転送を終
了した時点でＤＭＡ転送を停止することを特徴とするＤ
ＭＡ転送装置。 - 【請求項２】 データ転送時にＣＰＵの介在なくメモリ
のデータを転送処理するＤＭＡ転送装置において、 複数の転送アドレスを格納する転送アドレス格納手段
と、 複数の転送データライン数を格納する転送データライン
数格納手段と、 前記複数の転送データライン数にそれぞれ対応して適宜
設定される転送終了指示ビットを格納する転送終了デー
タビット格納手段と、 転送データライン数を管理する転送データライン管理手
段と、 画像の回転方向を示すデータを格納する回転方向格納手
段と、 回転方向格納手段の回転方向指示に従ってＤＭＡ転送ア
ドレスを生成するＤＭＡ転送アドレス生成手段と、 ＤＭＡ転送要求の有無を管理する転送要求管理手段とを
備え、 ＤＭＡ転送要求が有った際に、前記転送アドレス格納手
段に格納されているアドレスからラインデータの転送処
理を開始し、前記回転方向格納手段の回転方向指示に従
って前記ＤＭＡ転送アドレス生成手段により次ＤＭＡ転
送アドレスを生成すると共に、転送データライン数を前
記転送データライン管理手段で管理することによって、
前記転送データライン数格納手段の先頭格納場所に格納
されているデータライン数から順次ＤＭＡ転送を繰り返
し、最終格納場所のデータライン数のＤＭＡ転送を終了
すると再び先頭格納場所に戻ってＤＭＡ転送を繰り返す
一方、前記転送終了データビット格納手段に格納されて
いる転送終了データビットに対応して前記転送データラ
イン数格納手段に格納されている転送データライン数の
ＤＭＡ転送を終了した時点でＤＭＡ転送を停止すること
を特徴とするＤＭＡ転送装置。 - 【請求項３】 前記回転方向格納手段は、前記転送デー
タライン数格納手段の複数のデータライン数格納場所に
対応してそれぞれ画像の回転方向を示すデータを格納す
る複数の回転方向データ格納場所を備え、前記転送デー
タライン数格納手段に格納されている各データライン数
のデータを、前記回転方向格納手段に格納されている回
転方向指令に基づき、前記ＤＭＡ転送アドレス生成手段
により次ＤＭＡ転送アドレスを生成し、ＤＭＡ転送処理
を行うことを特徴とする請求項第２項記載のＤＭＡ転送
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000320975A JP2002132706A (ja) | 2000-10-20 | 2000-10-20 | Ｄｍａ転送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000320975A JP2002132706A (ja) | 2000-10-20 | 2000-10-20 | Ｄｍａ転送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002132706A true JP2002132706A (ja) | 2002-05-10 |
Family
ID=18799176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000320975A Pending JP2002132706A (ja) | 2000-10-20 | 2000-10-20 | Ｄｍａ転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002132706A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6914606B2 (en) | 2003-09-19 | 2005-07-05 | Kabushiki Kaisha Toshiba | Video output controller and video card |
| JP2006157580A (ja) * | 2004-11-30 | 2006-06-15 | Ricoh Co Ltd | 画像処理装置、画像形成装置、画像処理方法、コンピュータプログラム及び記録媒体 |
-
2000
- 2000-10-20 JP JP2000320975A patent/JP2002132706A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6914606B2 (en) | 2003-09-19 | 2005-07-05 | Kabushiki Kaisha Toshiba | Video output controller and video card |
| JP2006157580A (ja) * | 2004-11-30 | 2006-06-15 | Ricoh Co Ltd | 画像処理装置、画像形成装置、画像処理方法、コンピュータプログラム及び記録媒体 |
| US7755642B2 (en) | 2004-11-30 | 2010-07-13 | Ricoh Company, Ltd. | High speed image processing method and apparatus, program product of the method, computer readable medium of the product, and image forming system having the apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07129537A (ja) | 半導体集積回路装置 | |
| JP2002132706A (ja) | Ｄｍａ転送装置 | |
| JPH0877143A (ja) | ベクトルデータ処理装置 | |
| JPS62173526A (ja) | ペ−ジバツフア制御方式 | |
| JP3936694B2 (ja) | 半導体集積回路装置および半導体集積回路装置のデータ転送方法 | |
| JPH04167039A (ja) | データ書き込み方式 | |
| JP3259503B2 (ja) | データ処理装置 | |
| JPH09319698A (ja) | ダイレクト・メモリ・アクセス転送方式 | |
| JP2002024157A (ja) | Ｄｍａ処理方法およびｄｍａ処理装置 | |
| JP2845746B2 (ja) | マイクロプログラム制御装置 | |
| JP3217815B2 (ja) | アドレス変換方式 | |
| JPH0567035A (ja) | Ｄｍａ転送におけるデータアライメント方式 | |
| JPH07319761A (ja) | 画像処理装置 | |
| JPH04111149A (ja) | Ｄｍａ装置の回路方式 | |
| JPH05334233A (ja) | データ転送装置 | |
| JPH0664552B2 (ja) | 情報処理装置の無効化処理方式 | |
| JP2001160025A (ja) | データ転送装置 | |
| JPH09288639A (ja) | 情報処理装置 | |
| JPS61240382A (ja) | アドレス生成装置 | |
| JPH01307877A (ja) | 画像データ処理方式 | |
| JPH06119289A (ja) | データ転送装置 | |
| JPH0830251A (ja) | ベクトル文字処理装置 | |
| JPS6228874A (ja) | デ−タ転送方式 | |
| JP2003256268A (ja) | メモリ管理装置、通信装置、メモリ管理方法、メモリ管理プログラム | |
| JPH04130945A (ja) | 情報処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041025 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070607 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070612 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070809 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071204 |