JPS61240382A - アドレス生成装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は１回転、縮小等の画像制御を行う装置における
アドレス生成装置に関するものである。

従来の技術 画像等の情報を扱う装置においては、その情報の性質と
１表示画像を９０度単位に回転する機能が必要でアシ、
このような機能を持つ装置が種々提案されている（例え
ば、特開昭６０−１１８９０号公報）。第２図はこのよ
うな回転読み出し用アドレス生成装置を有するシステム
の一構成を示したものである。キーボード（以下ＫＢと
いう）２０５よ多入力された画像データ書き込み命令は
。

インターフェース回路（以下ＩＦという）２ｏ４を通し
てマイクロデルセッサ（以下ＭＰｔｒという）２０１に
取シ込まれる。ＭＰＵ２０１はこれをＲＯＭ（リードオ
ンリーメモリー）２０３に記憶しであるプログラムに従
って処理し、ＲＡＭ（ランダムアクセスメモリー）２０
２を作業領域として使い、所定の設定データを生成しア
ドレス生成装置２０６に設定する。アドレス生成装置２
０６は、設定されたデータに基づき、ＭＰＵ２０１から
送られる開始命令により所定のアドレスを生成する。デ
ータ制御回路２０８はＭＰＵ２０１からの開始命令に同
期して送られてくる画像データを画像データ記憶回路２
０７のデータフォーマットに変換して与え、アドレス生
成装置２０６にて生成された画像データ記憶回路２０７
のアドレスに書き込む。読み出す際には、書き込みと同
様の手順で処理を行い、読み出したデータをデータ制御
回路２０Ｂにて１例えばディスプレイ（ＣＲＴ）２０９
等のデータフォーマットに変換して与え表示する。第３
図はアドレス生成装置２０６の一構成例を示したブロッ
ク図である。

図中、３０１は１方向開始値レジスタ（Ｘ８丁）を、３
０２はＸ方向計数量レジスタ（ＸＡＶ　）を。

３０３は回転６度におけるＸ方向最大値・”　１１＆Ｘ
を記憶しておくレジスタ（ＸＭＩＣ）を、３ｏ４はＸ方
向カウンタ（ＸＣ１Ｎ　）を、３ｏ６はＸ方向アドレス
加算回路（Ｘ＋）を、３ｏ６はＸ方向クロック選択回路
を、３ｏ７は！方向コンパレータ（ＫＯＭＰ　）を、３
０８はＸ方向減算回路（Ｘ−）を、３０９は！方向開始
値レジスタ（ＹＳＴ　）を、３１０は！方向計数量レジ
スタ（τムＶ）を、３１１は回転０度における！方向最
大値・”Ｉ！ＬＸを記憶しておくレジスタ（ＹＭ！　）
を、３１２はＹ方向カウンタ（！（）ｆ）を、３１３は
Ｙ方向アドレス加算回路（！＋）を、３１４はＸ方向ク
ロック選択回路を、３１６は！方向コンパレータ（ＹＣ
ｉＭｉ”　’）を、３１６はＸ方向減算回路（τ−）を
、３１７はアドレスマルチプレクサを、３１８は回転情
報記憶レジスタ（ＲＲＧ）をそれぞれ示す。

書き込み時ニは、ＭＰＵ２０１はＸ５Ｔ３０１゜Ｘ８Ｔ
３０９にそれぞれ書き込み開始値を、ＸＡＶ３０２　、
ＸＭＸ３０３ＫＸｍａｘを、τム７３１０゜ＹＭｘ３１
１にＹ！１ｌＩＬｘを、ＲＲＧ３１８に０度回転の情報
をそれぞれ設定した後、アドレスを発生させて画像デー
タ記憶回路２０７に画像データを書き込ませる。

次に、読み出しの際には第４図（ｂ）　、（ｃ）　、（
１。

（ｅ）の回転状態の何れかを第３図のＲＲＧ３１８に設
定し第６図に示すようなコード（Ｒ２，Ｒ１゜Ｒｏ）を
発生させる。ここで、Ｒ１，ＲＯの状態′ｈ１′は最大
値からの減算を、１０′は減算をせずにＸ＋３０Ｂ又は
！＋３１３を出力させる状態を示し、Ｒ２の状態′１ａ
クロック選択回路３０ｅ。

３１４のｂ側を、′″０′はａ側を選択させることを示
す。Ｘ５Ｔ３０１　、ＸＡＶ３０２　、ＹＳＴ３ｏ９．
τムｖ３１０にはそれぞれＸ方向、Ｙ方向の最大値”ｍ
ａＸ　ｔτｍａエ　を越えない値で表示さ仮想メモリ座
標系（Ｘ、りと書き込み時に決まＸ” った実メモリ座標系（、Ｙ）とは回転状態に応じてずれ
てぐる。従ってＭＰＵ２０１は第６図に示すように、ス
テップ６０１の１命令の解読′を実行し書き込み／読み
出しモード、回転モード等の制御モードの判定を行い、
ステップ６０２のゞ仮想メモリ上でのアドレス管理処理
′を実行して制御モードに応じた表示上の仮想メモリ空
間を設定し表示領域を設定した後、ステップ６０３の５
仮想メモリ五から実メモリドへの変換処理′を実行して
実メモリ空間への対応づけを行い、ステ　゛ツブ６０４
の１アドレス生成装置への設定′を実行し、ステップ６
０５の１アドレス生成開始命令の発行′を行う必要があ
る。このような従来技術では、ステップ６０３の処理が
ソフトウェアの負担を増大し、処理に時間がかかるとい
う問題が生じていた。

また１通常書き込みの対象となる画像データは縦長或は
横長であるが、一般に画像データ記憶回路は記憶容量の
無駄を生じさせないために、予め画像データの方向性を
縦長か横長に決め構成する。

従って、どちらかに固定しハードウェア構成した画像デ
ータ記憶回路を、縦長拳横長兼用とした上で回転読み出
しが行えるよう疋するためにはｌＭＰＵは第６図に示し
た処理に、更に、第７図に示すようにハードウェア的に
固定された方向性に合わせるためのステップ６０６げ回
転補正処理′を実行しなければならず、よ）一層ソフト
ウェア上の負担が増加し、処理時間を増加するという問
題が生じていた。

本発明は、かかる点に鑑みてなされたもので。

簡易な構成で、ソフトウェアの負担を軽減し、処理速度
の低下を招くことなく回転等の画像制御に対応したアド
レスの生成、及び画像データ記憶回路の記憶容量の無駄
を生じさせることなく画像データの縦長・横長兼用を可
能とした回転アドレスの生成を行う装置を提供すること
を目的としている。

問題点を解決するための手段 本発明は、上記問題点を解決するために、ＭＰＵから与
えられる回転等の情報を記憶し１表示状態を考慮した二
次元の仮想空間として与えられるＸ・Ｙアドレスを、記
憶しである回転等の状態に応じて交換し必要とするアド
レスを生成している。

作用 本発明では上記の構成により、ソフトウェア処理の負担
を軽減し処理の高速性を可能にしている。

実施例 第１図は本発明のアドレス生成回路の一実施例を示すブ
ロック図である。第１図において、１０１は仮想メモリ
上のＸ方向開始値レジスタ（Ｘ８Ｔ）。

１０２は仮想メモリ上のＸ方向カウンタ（ＩＣＮ）。

１０３は仮想メモリ上のＸ方向終了値レジスタ（ＸＸＤ
　）、１０４は仮想メモリドのＸ方向コンパレータ（Ｘ
ＣＭＰ　）、１０５は実メモリ上のＸ方向最大値レジス
タ（Ｘ’ＭＸ）、１０６は実メモリドのＸ方向減算回路
（Ｘ’　−）１１１０７は仮想メモリとのＹ方向開始値
レジスタ（ＹＳＴ）、１０８は仮想メモリとのＹ方向カ
ウンタ（Ｙ（ｊＮ）。

１０９は仮想メモリとの！方向コンパレータ（τＣｊＭ
Ｐ　）、１１０は仮想メモリドの！方向終了値レジスタ
（ＹＩＤ）Ｓ１１１は実メモリＬの！方向減算回路（Ｙ
’−）、１１２は実メモリ上のＹ方向最大値レジス、Ｊ
（Ｙ’ＭＸ）、１１３は１０２のｘＧＮの出力と１０７
のτ（）ｆの出力を回転状態に応じて交換する交換回路
（ＩＣＸＧ）、１１４ハアドレスマルチプレクサ、１１
６は回転情報記憶レジスタ（ＲＲＧ　）である。

書き込みの場合の仮想メモリ空間における座標系を基準
とするため、画像データ記憶回路に画像データを書き込
む際には、書き込み時の仮想メモリ空間上でのＸ方向・
Ｙ方向開始値・終了値及び最大値をそれぞれＸ８Ｔ１０
１．ＸｌＣＤ１０３゜１’ＭＸ　　１０６、τＳ’ｌ’
１０５Ｓ、Ｙ］ＣＤ１１０゜τ１Ｍｘ１１２にＭＰＵか
らＭＰＵデータバスを通して設定する。

また、ＲＲＧ１１５には、書き込み時の基準０度情報を
設定する。このような設定を完了した後に１ＭＰｔｆは
アドレス生成を開始させ書き込みを始めさせる。読み出
しの際には、第４図（ｂ）、（ｃ）（ｄ）、（ｅ）Ｏ何
れかＯ回転状態をＲＲＧｌ　１５に設定し、第５図に示
すような制御コート責Ｒ２，Ｒ１゜Ｒｏ）を発生させる
。ここでＲ２は状態１０′なら１１３での交換を行わず
、′１′なら交換を行うという意味の制御情報である。

また１選択した回転状態における仮想メモリ空間座標系
（Ｘ、Ｙ）上の開始値、終了値をそれぞれｘＳＴｌｏｌ
、Ｘ８Ｔ１０１、τ５Ｔ１０８、ＹＫＤｌｌｏに設定し
アドレス生成を開始させる。回転状態に応じてＫＸＧｌ
　１３はＲ２ＶＣより交換を行イ、！’−１０６、Ｙ’
−１１１は減算を行い実メモリに対応したアドレスを生
成する。この際ｌＭＰＵは何れの回転状態でも、その回
転状態において管理している仮想空間の座標系のみを処
理の対象とすれば良く、実メモリへの対応を考慮する必
要はない。

また、ＲＲＧ１１５に画像データの方向性を示す縦長・
横長を与える情報を設定し、第８図に示すような制御コ
ードを出力させることにより、ソフトウェア上で回転状
態を補正することな（、ＭＰＵは方向性をも考慮した仮
想空間の座標系のみを処理の対象とするだけで回転アド
レスの生成を行わせることができる。

本実施例では、実メモリ空間上でのアドレスのディクリ
メントを減算回路により実現するばあいについて説明し
てきたが、カウンタとしてＵＰ／ＤＯＷＮカウントが可
能なカウンタを用いた構成に対しても本発明は有効であ
る。

発明の効果 以と述べてきたように、本発明によれば、きわめて簡易
な回路構成により１回転読み出しの際においても、ソフ
トウェアの負担を軽減し処理速度の低下を招かずに、回
転読み出し用のアドレス生成をすることができ、また実
メモリ空間の無駄を生じさせず、ソフトウェアの負担を
軽減し処理速度の低下を招かずに１画像データの縦長・
横長等の方向性を兼用した回転アドレスの生成を行うこ
とができ、実用的に極めて有用である。

【図面の簡単な説明】

第１図は本発明の一実施例におけるアドレス生成装置を
示すブロック図、第２図は回転読み出し用アドレス生成
装置を有するシヌテムの従来例を示すブロック図、第３
図はアドレス生成装置の従来例を示すブロック図、第４
図は回転状態を示す回転パターン図、第６図は回転状態
に対応した制御コードを示すコード対応図、第６図、第
７図はＭＰＵの処理を示すフローチャート図、第８図は
画像データの方向性と回転状態に対応した制御コードを
示すコード対応図である。 １０１・・・・・・仮想メモリ五のＸ方向開始値レジス
タ、１０２・・・・・・仮想メモリｂのＸ方向カウンタ
、１０３・・・・・・仮想メモリとのＸ方向終了値レジ
スタ。 １０４・・・・・・仮想メモリ上のＸ方向コンパレータ
。 １０６・・・・・・実メモリ上のＸ方向最大値レジスタ
。 １０６・・・・・・実メモリ上のＸ方向減算回路、１０
７・・・・・・仮想メモリとのＹ方向カウンタ、１ｏ８
・・・・・・仮想メモＬｈのＸ方向開始値レジスタ、１
０９・・・・・・仮想メモリ１０τ方向コンパレータ、
１１ｏ・・・・・・仮想メモリとのＹ方向終了値レジス
タ、１１１・・・・・・実メモリＨのＹ方向減算回路、
１１２・・・・・・実メモリ上のＹ方向最大値レジスタ
、１１３・旧・・交換回路、１１４・・・・・・アドレ
スマルチプレクサ。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名ｚ７
０１ 第５図 第６図 テ 第７図

Claims (2)

【特許請求の範囲】
1. （１）二次元画像データを記憶する記憶装置に対し回転
   等に応じたアドレスを生成するアドレス生成装置であっ
   て、一次元アドレスを計数する第１、第２のアドレス計
   数手段と、回転等の情報を記憶する手段と、前記回転等
   の情報を記憶する手段により記憶している状態に基づき
   前記第１、第２のアドレス計数手段の出力を交換する手
   段と、二次元画像データのＸ方向、Ｙ方向の最大アドレ
   スを記憶する第１、第２の最大アドレス記憶手段と、前
   記回転等の情報を記憶する手段により記憶している状態
   に基づき前記最大アドレス記憶手段の一方の出力から前
   記交換する手段の出力の一方を減算するか或は減算せず
   に被減算データをそのまま出力する手段と、前記回転等
   の情報を記憶する手段により記憶している状態に基づき
   前記最大アドレス記憶手段の出力の 他方の出力から前記交換する手段の出力の他方を減算す
   るか或は減算せずに被減算データをそのまま出力する手
   段とを具備し、回転等において、表示等の出力状態を考
   慮した仮想メモリマップと記憶装置上の実メモリマップ
   との対応を考慮することなく仮想メモリマップと回転状
   態の管理のみで回転等のアドレスを生成することを特徴
   としたアドレス生成装置。
2. （２）二次元画像データのＸ方向、Ｙ方向の最大値によ
   り二次元画像データが縦長か或は横長かを記憶する手段
   を具備し、この情報で前記回転等の情報を記憶する手段
   により記憶している状態を補正し正規の回転状態とする
   ことを特徴とした特許請求の範囲第１項記載のアドレス
   生成装置。