JPH0517595B2 - - Google Patents
Info
- Publication number
- JPH0517595B2 JPH0517595B2 JP61295840A JP29584086A JPH0517595B2 JP H0517595 B2 JPH0517595 B2 JP H0517595B2 JP 61295840 A JP61295840 A JP 61295840A JP 29584086 A JP29584086 A JP 29584086A JP H0517595 B2 JPH0517595 B2 JP H0517595B2
- Authority
- JP
- Japan
- Prior art keywords
- mode
- signal
- mode register
- rom
- program counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000002093 peripheral effect Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 101100524639 Toxoplasma gondii ROM3 gene Proteins 0.000 description 2
- 206010048669 Terminal state Diseases 0.000 description 1
Landscapes
- Microcomputers (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロコンピユータに関し、特にそ
のモードレジスタの設定に関する。
のモードレジスタの設定に関する。
従来、この種のマイクロコンピユータに於て
は、機能の多様化に対応するため、周辺回路の動
作状態の設定、端子状態の設定を行うモードレジ
スタを有している。このモードレジスタの設定方
法について第４図に示した例を用いて説明する。
初期動作でリセツト回路１からリセツト信号１０
１が入りCPU２が動作を開始する。ROM３の任
意のエリアにはモードレジスタ４にモードデータ
値を設定する命令が予め定義されている。リセツ
ト信号１０１解除後、プログラムが実行されバス
１０２，１０３、プロセツサ（CPU）２を介し
て初期値がROM３からモードレジスタ４に転送
され周辺回路５の動作モードが設定される。モー
ドレジスタ４の変更時も同様にROM３に格納さ
れているプログラムでモードレジスタ４を設定す
る命令を定義してあり、プログラムが実行され
CPU２を介して設定値がモードレジスタ４に転
送されセツトされる形式であつた。なお、ROM
３の読み出しアドレスは、プログラムカウンタ
（PC）６により行なわれ、そのPC６は、入力さ
れた命令を解釈する命令デコーダ７の出力によつ
てコントロールされる。またCPU２の実行に際
しては、データ等の処理にバス１０４を介して
RAM８が使用される。
は、機能の多様化に対応するため、周辺回路の動
作状態の設定、端子状態の設定を行うモードレジ
スタを有している。このモードレジスタの設定方
法について第４図に示した例を用いて説明する。
初期動作でリセツト回路１からリセツト信号１０
１が入りCPU２が動作を開始する。ROM３の任
意のエリアにはモードレジスタ４にモードデータ
値を設定する命令が予め定義されている。リセツ
ト信号１０１解除後、プログラムが実行されバス
１０２，１０３、プロセツサ（CPU）２を介し
て初期値がROM３からモードレジスタ４に転送
され周辺回路５の動作モードが設定される。モー
ドレジスタ４の変更時も同様にROM３に格納さ
れているプログラムでモードレジスタ４を設定す
る命令を定義してあり、プログラムが実行され
CPU２を介して設定値がモードレジスタ４に転
送されセツトされる形式であつた。なお、ROM
３の読み出しアドレスは、プログラムカウンタ
（PC）６により行なわれ、そのPC６は、入力さ
れた命令を解釈する命令デコーダ７の出力によつ
てコントロールされる。またCPU２の実行に際
しては、データ等の処理にバス１０４を介して
RAM８が使用される。
〔発明が解決しようとする問題点］
従来のモードレジスタの設定、変更は、プログ
ラムが介在していたので、初期値設定の際、リセ
ツト解除後にCPUの初期状態が設定された状態
で即座に実行できず、又設定の変更などを行うと
長いプログラムが必要となり、ROM容量が増大
するとともに、処理時間が多くかかるという欠点
を有していた。
ラムが介在していたので、初期値設定の際、リセ
ツト解除後にCPUの初期状態が設定された状態
で即座に実行できず、又設定の変更などを行うと
長いプログラムが必要となり、ROM容量が増大
するとともに、処理時間が多くかかるという欠点
を有していた。
本発明のマイクロコンピユータは、プログラム
カウンタの進行に伴い、ROMに格納されたプロ
グラムを実行するとともに周辺回路の動作状態を
設定するモードレジスタに前記ROMに格納され
たモード情報を転送するマイクロコンピユータに
おいて、リセツト信号を出力するリセツト回路
と、入力された命令からモードレジスタ設定命令
をデコードしモード設定信号を出力する命令デコ
ーダと、前記ROMへのアドレス信号を出力する
プログラムカウンタと、前記モードレジスタおよ
び前記ROMへのアドレス信号を出力するモード
レジスタ設定用プログラムカウンタと、前記リセ
ツト信号およびモード設定信号を入力し、前記リ
セツト信号またはモード設定信号のいずれかが発
生したとき制御信号を発生する制御信号発生回路
と、前記制御信号を入力し前記制御信号が発生し
たとき、前記モードレジスタ設定用プログラムカ
ウンタの出力にアドレス信号を発生させ、他のと
き前記プログラムカウンタの出力にアドレス信号
を発生させるプログラムカウンタセレクト回路
と、前記制御信号を入力し前記ROMからのモー
ド情報を前記モードレジスタに転送するモード転
送回路とを含み構成される。
カウンタの進行に伴い、ROMに格納されたプロ
グラムを実行するとともに周辺回路の動作状態を
設定するモードレジスタに前記ROMに格納され
たモード情報を転送するマイクロコンピユータに
おいて、リセツト信号を出力するリセツト回路
と、入力された命令からモードレジスタ設定命令
をデコードしモード設定信号を出力する命令デコ
ーダと、前記ROMへのアドレス信号を出力する
プログラムカウンタと、前記モードレジスタおよ
び前記ROMへのアドレス信号を出力するモード
レジスタ設定用プログラムカウンタと、前記リセ
ツト信号およびモード設定信号を入力し、前記リ
セツト信号またはモード設定信号のいずれかが発
生したとき制御信号を発生する制御信号発生回路
と、前記制御信号を入力し前記制御信号が発生し
たとき、前記モードレジスタ設定用プログラムカ
ウンタの出力にアドレス信号を発生させ、他のと
き前記プログラムカウンタの出力にアドレス信号
を発生させるプログラムカウンタセレクト回路
と、前記制御信号を入力し前記ROMからのモー
ド情報を前記モードレジスタに転送するモード転
送回路とを含み構成される。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロツク図で
ある。第２図は本発明の動作タイミングチヤート
である。第３図はROM３上の記憶状態を示す概
念図である。まず、ROM３上の特定番地に予め
モードレジスタ４の初期値定義しておく。次にリ
セツト回路１からリセツト信号１０１が出力され
る。このリセツト信号１０１を受けた制御信号発
生回路９により制御信号が出力される。この制御
信号を受けたPCセレクト回路１０がモードレジ
スタ設定用PC１１を選択し、このモードレジス
タ設定用PC１１のPC（プログラムカウンタ）を
ROM３上に初期値（第３図のＢ）が定義された
先頭アドレスに設定するとともにモード転送回路
１２が開き、バス１０２を介して出力される
ROM３のモード値をモードレジスタ４へ転送す
る。具体的にモードレジスタ４を書き込みモード
にし、そして、モードレジスタ設定用PC１１の
動作によりROM３上の定義された初期値Ｂは順
次、モード転送回路１２を通しバス１０２からモ
ードレジスタ４にCPU２を介さずに転送される
（第２図の２０１の期間）。リセツト解除に伴い、
モード転送回路１２は閉じられ、モードレジスタ
は、読み出しモードとなつて周辺回路５へモード
が伝えられる。その後、通常のPC（プログラムカ
ウンタ）６が動作し、CPU２が動作してプログ
ラムを実行される（第２図の２０２の期間）。さ
らに、プログラムが進行して次のモードレジスタ
設定命令（第３図のＡ）を実行すると命令デコー
ダ７によりデコードされモード設定信号が出力さ
れ制御信号発生回路９よりリセツト信号１０１と
同様の信号が出力され、初期値設定時と同様に制
御信号発生回路９が動作しPCセレクト回路１０
がモードレジスタ設定用PC１１の選択し、モー
ドレジスタ設定用PC１１のPCをモードレジスタ
値が定義された先頭アドレス（第３図のＣ）に設
定するとともにモード転送回路１２を開き、か
つ、モードレジスタ４を書き込みモードとする。
モードレジスタ設定用PC１１の動作によりROM
３上の定義されたモードレジスタ値はバス１０２
を通りモードレジスタ４に新しく転送される（第
２図の２０３の期間）。その後の動作はリセツト
時と同様に動作する。その後、再び、CPUが動
作しプログラムを実行する。次のモードレジスタ
設定命令があれば同様の事をくり返す。なお、実
施例においては、モードレジスタ４を１個で示し
たが複数個有している場合においても同様に扱え
ることはいうまでもない。
ある。第２図は本発明の動作タイミングチヤート
である。第３図はROM３上の記憶状態を示す概
念図である。まず、ROM３上の特定番地に予め
モードレジスタ４の初期値定義しておく。次にリ
セツト回路１からリセツト信号１０１が出力され
る。このリセツト信号１０１を受けた制御信号発
生回路９により制御信号が出力される。この制御
信号を受けたPCセレクト回路１０がモードレジ
スタ設定用PC１１を選択し、このモードレジス
タ設定用PC１１のPC（プログラムカウンタ）を
ROM３上に初期値（第３図のＢ）が定義された
先頭アドレスに設定するとともにモード転送回路
１２が開き、バス１０２を介して出力される
ROM３のモード値をモードレジスタ４へ転送す
る。具体的にモードレジスタ４を書き込みモード
にし、そして、モードレジスタ設定用PC１１の
動作によりROM３上の定義された初期値Ｂは順
次、モード転送回路１２を通しバス１０２からモ
ードレジスタ４にCPU２を介さずに転送される
（第２図の２０１の期間）。リセツト解除に伴い、
モード転送回路１２は閉じられ、モードレジスタ
は、読み出しモードとなつて周辺回路５へモード
が伝えられる。その後、通常のPC（プログラムカ
ウンタ）６が動作し、CPU２が動作してプログ
ラムを実行される（第２図の２０２の期間）。さ
らに、プログラムが進行して次のモードレジスタ
設定命令（第３図のＡ）を実行すると命令デコー
ダ７によりデコードされモード設定信号が出力さ
れ制御信号発生回路９よりリセツト信号１０１と
同様の信号が出力され、初期値設定時と同様に制
御信号発生回路９が動作しPCセレクト回路１０
がモードレジスタ設定用PC１１の選択し、モー
ドレジスタ設定用PC１１のPCをモードレジスタ
値が定義された先頭アドレス（第３図のＣ）に設
定するとともにモード転送回路１２を開き、か
つ、モードレジスタ４を書き込みモードとする。
モードレジスタ設定用PC１１の動作によりROM
３上の定義されたモードレジスタ値はバス１０２
を通りモードレジスタ４に新しく転送される（第
２図の２０３の期間）。その後の動作はリセツト
時と同様に動作する。その後、再び、CPUが動
作しプログラムを実行する。次のモードレジスタ
設定命令があれば同様の事をくり返す。なお、実
施例においては、モードレジスタ４を１個で示し
たが複数個有している場合においても同様に扱え
ることはいうまでもない。
以上説明したように、本発明は、従来のCPU
を介してプログラムによりモードレジスタの設定
を行つていたマイクロコンピユータに比べ、リセ
ツト時及びモードレジスタ設定命令時にROM上
のモードレジスタ値を直接モードレジスタに設定
する回路及び命令を設けることにより、ROM容
量を少なくでき、さらに処理時間を短縮できる効
果がある。特に近年においては、マイクロコンピ
ユータの多機能化に伴い、多くのモードレジスタ
を有するようになつており、本発明による上記効
果が、プログラム開発の生産性向上、プログラム
の機能向上に大きく寄与すると言える。
を介してプログラムによりモードレジスタの設定
を行つていたマイクロコンピユータに比べ、リセ
ツト時及びモードレジスタ設定命令時にROM上
のモードレジスタ値を直接モードレジスタに設定
する回路及び命令を設けることにより、ROM容
量を少なくでき、さらに処理時間を短縮できる効
果がある。特に近年においては、マイクロコンピ
ユータの多機能化に伴い、多くのモードレジスタ
を有するようになつており、本発明による上記効
果が、プログラム開発の生産性向上、プログラム
の機能向上に大きく寄与すると言える。
第１図は本発明のマイクロコンピユータの一実
施例を示すブロツク図、第２図はリセツト時及び
モードレジスタ設定命令実行時のタイミングチヤ
ート、第３図はROM３上のプログラムメモリマ
ツプの一例を示す図、第４図は従来のマイクロコ
ンピユータの例を示すブロツク図である。 １……リセツト回路、２……CPU、３……
ROM、４……モードレジスタ、５…周辺回路、
６……PC、７……命令デコーダ、８……RAM、
９……制御信号発生回路、１０……PCセレクト
回路、１１……モードレジスタ設定用PC、１２
……モードて転送回路。
施例を示すブロツク図、第２図はリセツト時及び
モードレジスタ設定命令実行時のタイミングチヤ
ート、第３図はROM３上のプログラムメモリマ
ツプの一例を示す図、第４図は従来のマイクロコ
ンピユータの例を示すブロツク図である。 １……リセツト回路、２……CPU、３……
ROM、４……モードレジスタ、５…周辺回路、
６……PC、７……命令デコーダ、８……RAM、
９……制御信号発生回路、１０……PCセレクト
回路、１１……モードレジスタ設定用PC、１２
……モードて転送回路。
Claims (1)
- １ プログラムカウンタの進行に伴い、ROMに
格納されたプログラムを実行するとともに周辺回
路の動作状態を設定するモードレジスタに前記
ROMに格納されたモード情報を転送するマイク
ロコンピユータにおいて、リセツト信号を出力す
るリセツト回路と、入力された命令からモードレ
ジスタ設定命令をデコードしモード設定信号を出
力する命令デコーダと、前記ROMへのアドレス
信号を出力するプログラムカウンタと、前記モー
ドレジスタおよび前記ROMへのアドレス信号を
出力するモードレジスタ設定用プログラムカウン
タと、前記リセツト信号およびモード設定信号を
入力し、前記リセツト信号またはモード設定信号
のいずれかが発生したとき制御信号を発生する制
御信号発生回路と、前記制御信号を入力し前記制
御信号が発生したとき、前記モードレジスタ設定
用プログラムカウンタの出力にアドレス信号を発
生させ、他のとき前記プログラムカウンタの出力
にアドレス信号を発生させるプログラムカウンタ
セレクト回路と、前記制御信号を入力し前記
ROMからのモード情報を前記モードレジスタに
転送するモード転送回路とを含み構成されること
を特徴とするマイクロコンピユータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61295840A JPS63148363A (ja) | 1986-12-11 | 1986-12-11 | マイクロコンピユ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61295840A JPS63148363A (ja) | 1986-12-11 | 1986-12-11 | マイクロコンピユ−タ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63148363A JPS63148363A (ja) | 1988-06-21 |
| JPH0517595B2 true JPH0517595B2 (ja) | 1993-03-09 |
Family
ID=17825861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61295840A Granted JPS63148363A (ja) | 1986-12-11 | 1986-12-11 | マイクロコンピユ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63148363A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2697772B2 (ja) * | 1991-04-01 | 1998-01-14 | 富士通株式会社 | 情報処理装置 |
-
1986
- 1986-12-11 JP JP61295840A patent/JPS63148363A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63148363A (ja) | 1988-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02235156A (ja) | 情報処理装置 | |
| JP2822782B2 (ja) | シングルチップマイクロコンピュータ | |
| JPH0517595B2 (ja) | ||
| JPS62117001A (ja) | プログラマブルシ−ケンスコントロ−ラの入出力処理方法 | |
| JP2826309B2 (ja) | 情報処理装置 | |
| JPH01261758A (ja) | コンピュータ装置 | |
| JPS6339928B2 (ja) | ||
| JPS6315628B2 (ja) | ||
| JPS6146552A (ja) | 情報処理装置 | |
| JP3168845B2 (ja) | ディジタル信号処理装置 | |
| JP3139310B2 (ja) | ディジタル信号処理装置 | |
| JP2693598B2 (ja) | ディジタルシグナルプロセッサのプログラム実行制御装置 | |
| JP2000029508A (ja) | プログラマブルコントローラ | |
| JP2768677B2 (ja) | シングルチップマイクロコンピュータのテスト制御回路 | |
| JP2591211B2 (ja) | 高速割込み処理装置 | |
| JPS61241843A (ja) | 情報処理装置 | |
| JPS6022383B2 (ja) | 入出力制御装置 | |
| JPS61166630A (ja) | マイクロプログラム制御方式 | |
| JPS6227423B2 (ja) | ||
| JPS6015970B2 (ja) | マイクロプロセツサにおける割込処理装置 | |
| JPH05100901A (ja) | マイクロコンピユータ | |
| JP2003006043A (ja) | 互換処理回路およびデータ処理装置 | |
| JPH07334215A (ja) | プログラマブルコントローラのシーケンス制御方法 | |
| JPH04303247A (ja) | マイクロコンピュータ装置 | |
| JPH0337719A (ja) | マスタフアイルの主記憶装置展開方式 |