JPS63155241A - アドレス空間制御方式 - Google Patents

アドレス空間制御方式

Info

Publication number
JPS63155241A
JPS63155241A JP30245286A JP30245286A JPS63155241A JP S63155241 A JPS63155241 A JP S63155241A JP 30245286 A JP30245286 A JP 30245286A JP 30245286 A JP30245286 A JP 30245286A JP S63155241 A JPS63155241 A JP S63155241A
Authority
JP
Japan
Prior art keywords
program
switching
information
address space
mapping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30245286A
Other languages
English (en)
Inventor
Katsumi Shimada
克美 島田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP30245286A priority Critical patent/JPS63155241A/ja
Publication of JPS63155241A publication Critical patent/JPS63155241A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Executing Machine-Instructions (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目 次〕 概要 産業上の利用分野 従来の技術 発明が解決しようとする問題点 問題点を解決するための手段 作用 実施例 ■、実施例と第1図との対応関係 ■、実施例の構成 ■、実施例の動作 ■、実施例のまとめ ■9発明の変形様態 発明の効果 〔概 要〕 アドレス空間制御方式であって、切替情報格納手段を基
にして、格納手段において処理手段が直接処理を行なう
ことができるアドレス空間をバンり切替手段によって切
り替えることにより、アドレス空間を有効に使用するこ
とができる。
〔産業上の利用分野〕
本発明は、アドレス空間制御方式に関し、特に、コンピ
ュータシステムにおいて、中央演算装置(Centra
l Processing Unit、以後CPUと称
する)の処理アドレス空間を切り替えるアドレス空間制
御方式に関するものである。
〔従来の技術〕
例えば、公知のコンピュータシステムにおいて、メモリ
に格納されたプログラムを実行する場合、中央演算装置
がメモリのアドレスを指定し、指定されたアドレスに格
納されたデータを読み出して処理を行なう。
アドレスを指定するための信号線(アドレスバス)を例
えば16本(16ビツト)持っているCPUは、2” 
(=65536. 64K)バイトのアドレス空間を持
ち、64にバイトのメモリを直接制御することができる
。また、アドレスバスを増やすことで、アドレス空間を
拡大することが可能である。
例えば、3つのプログラムA、B、Cを実行する場合の
従来のアドレス空間の使用例を第6図に示す。メモリ6
41は、アドレス空間に対応しており、アドレス空間と
同じ大きさを持ったメモリとする。尚、アドレス空間内
には、プログラムの他にプログラムの実行に必要なデー
タを格納するデータ領域が存在するものとする。
第6図(a)は、3つのプログラムA、 B、 Cが相
互に関連しない場合のアドレス空間の使用例で、プログ
ラムA、プログラムB、プログラムCの順に実行するも
のとする。プログラムAの実行が終わると、プログラム
Aを消去した後に、またはプログラムAに上書きして、
補助記憶装置643に格納されているプログラムBをメ
モリ641にロードする。そして、プログラムBの実行
を行ない、実行が終わると、同様にして、プログラムC
を補助記憶装置643からメモリ641にロードして実
行を行なう。
第6図(b)は、3つのプログラムA、 B、 Cが相
互に関連する場合のアドレス空間の使用例である。プロ
グラムBがプログラムAのサブルーチンであり、更にプ
ログラムCがプログラムBのサブルーチンであるものと
する。
プログラムAを実行中にプログラムBの呼出しがあると
、補助記憶装置643に格納されたプログラムBをメモ
リ641にロードして実行し、更にプログラムBの実行
中にプログラムCの呼出しがあると、補助記憶装置64
3に格納されたプログラムCをメモリ641にロードし
て実行する。
プログラムCの実行が終了すると、プログラムBの実行
中にプログラムCを呼び出した次のアドレスからプログ
ラムBの処理を再開する。同様にして、プログラムBの
実行が終了すると、プログラムAの実行中にプログラム
Bを呼び出した次のアドレスからプログラムへの処理を
再開する。
〔発明が解決しようとする問題点〕
第6図(a)に示すような相互に関連のない複数のプロ
グラムを実行した場合は、実行中のプログラムのみがア
ドレス空間内に存在した。
ところが、第6図(b)では、プログラムAからプログ
ラムBを呼び出し、更にプログラムBからプログラムC
を呼び出して、プログラムCを実行しているときにも、
実行していな°いプログラムA、プログラムBがアドレ
ス空間内になければならなかった。
このように、相互に関連のあるプログラムを実行する場
合は、あるプログラムから別のプログラムを呼び出して
実行した後に元のプログラムに戻って実行を再開するた
めに、同じアドレス空間内に関連のある全てのプログラ
ムとそれらのデータ領域を用意しなければならず、アド
レス空間が無駄に使われるという問題点があった。
本発明は、このような点にかんがみて創作されたもので
あり、アドレス空間を有効に使用するようにしたアドレ
ス空間制御方式を提供することを目的としている。
〔問題点を解決するための手段〕
第1図は、本発明のアドレス空間制御方式の原理ブロッ
ク図である。
図において、処理手段111は、プログラム及びデータ
を処理する。
格納手段141は、処理手段111が処理を行なうプロ
グラム及びデータを格納する。
バンク切替手段121は、処理手段111からの指示に
応答して、格納手段141において処理手段111が直
接処理を行なうことができるアドレス空間を切り替える
切替情報格納手段131は、バンク切替手段121によ
って切り替えられるアドレス空間及び処理手段111の
処理状態に関する情報を格納する。
従って、全体として、バンク切替手段121によって処
理手段111のアドレス空間を切り替えるように構成さ
れている。
〔作 用〕
処理手段111は、格納手段141に格納されているプ
ログラムとデータの処理を行なう。
バンク切替手段121は、処理手段111からの指示に
応答して、格納手段141において処理手段111が直
接処理を行なうことができるアドレス空間を切り替える
。アドレス空間を切り替えるときのアドレス空間及び処
理手段111の処理状態に関する情報は、切替情報格納
手段131に格納する。
本発明にあっては、切替情報格納手段131に格納され
た情報を基にして、処理手段111のアドレス空間を切
り替えるのでアドレス空間の有効利用が可能となる。
〔実施例〕
以下、図面に基づいて本発明の実施例について詳細に説
明する。
第2図は、本発明のアドレス空間制御方式を適用したコ
ンピュータシステムの構成を示す。
■、    と 1ズとの・心 − ここで、本発明の実施例と第1図との対応関係を示して
おく。
処理手段111は、中央処理部211に相当する。
バンク切替手段121は、マツピング機構部221、マ
ツピング切替制御部231に相当する。
切替情報格納手段131は、切替情報レジスタ233に
相当する。
格納手段141は、メモリ241に相当する。
ニー大旌斑傅揚虞 以上のような対応関係があるものとして、以下本発明の
実施例について説明する。
第2図において、コンピュータ200は、プログラム及
びデータの処理を行なう中央処理部211、外部の周辺
機器とのデータの入出力を行なう周辺制御部261、外
部との通信を制御する通信制御部251、プログラム、
データを格納するメモリ (RAM)241、中央処理
部211の処理を行なうアドレス、空間のバンク切り替
えを行なうマツピング機構部221、マツピング機構部
221の制御を行なうマツピング切替制御部231とか
ら成っている。更に、マツピング切替制御部231は、
その内部にマツピング機構部221による切り替えの情
報を格納する切替情報レジスタ233を持っている。
中央処理部211は、周辺制御部2611通信制御部2
51.マツピング機構部221.マフピング切替制御部
231と接続され、更に、マツピング機構部221とマ
ツピング切替制御部231、マツピング機構部221と
メモリ241が接続されている。
また、周辺制御部261には、プログラムの実行結果を
印刷紙(図示せず)に印刷するプリンタ263、プログ
ラムやデータを入力するキーボード265、情報を表示
するディスプレイ267、プログラムやデータを保存す
るためのハードディスク装置269.フロッピーディス
ク装置271の周辺機器が接続されている。これらは、
コンビュータ200の周辺機器となるものである。
且−大嵐凱立飲作 第3図は、実施例におけるアドレス空間制御方式の動作
説明図である。また、第4図は切替情報レジスタ233
に格納された情報の説明図、第5図は中央処理部211
のアドレス空間の説明図である。
いま、プログラムAからプログラムBを呼び出し、更に
プログラムBからプログラムCを呼び出す場合を考える
。また、3つのプログラムA、B。
Cとは別のプログラムDが常にアドレス空間上に存在し
、プログラムDにはシステムプログラムやデータ領域が
含まれているものとする。尚、プログラムDと他のプロ
グラム(3つのプログラムA。
B、Cの内の何れか1つのプログラム)は、中央処理部
211のアドレス空間に納まる大きさとする。
最初に、中央処理部211がプログラムA(プログラム
Aは、既に中央処理部211のアドレス空間内にあるも
のとする)の実行を開始する(ステップ311)。
マツピング切替制御部231は、中央処理部211によ
るプログラムAの実行が終了したか否かを判定する(ス
テップ312)。プログラムAの実行が終了していない
場合はステップ312で否定判断して、次にマフピング
切替制御部231は、プログラムAから他のプログラム
へのジャンプ命令が中央処理部211から検出されたか
否かを判定する(ステップ313)。
プログラムAから他のプログラムへのジャンプ命令が検
出されないときは、ステップ313で否定判断して、ス
テップ312の実行終了の判定以降を繰り返す。
中央処理部211で実行中のプログラムAの中で他のプ
ログラムへのジャンプ命令が実行されると、マツピング
切替制御部231はそれを検出して(ステップ313の
肯定判断)、次にそのジャンプ命令がサブルーチンの呼
出しく以下この呼出し命令をCALLとする)であるか
否かを判定する(ステップ314)。
尚、ここでは、あるプログラムから別のプログラムへの
ジャンプ命令として、CALLとサブルーチンからメイ
ンプログラムへの復帰命令(以下この復帰命令をRET
URNとする)のみを考える。
マツピング切替制御部231は、中央処理部211で実
行中のプログラムAからサブルーチン(プログラムB)
のCALLを検出すると、ステップ314で肯定判断し
、次に、現在実行中のプログラムAに関するマツピング
情報Aを格納する(ステップ315)。
マツピング情報とは、マフピング機構部221が中央処
理部211のアドレス空間をメモリ241のどの部分に
割り当てているかという情報であり、後にサブルーチン
(プログラムB)からプログラムAに復帰するときに利
用される。このマツピング情報は、マツピング切替制御
部231の内部にある切替情報レジスタ233に格納さ
れる。
次に、中央処理部211のレジスタの内容(レジスタ情
Ii!A)を切替情報レジスタ233に退避する(ステ
ップ316)。第4図に示す手順1にステップ315.
ステップ316が実行された後の切替情報レジスタ23
3め内容を示す。
上述のマツピング情報、レジスタ情報の格納が終わると
、マフピング機構部221はマツピング切替制御部23
1の制御によってバンク切り替えを行なって、中央処理
部211のアドレス空間をメモリ241のプログラムA
が格納されている部分からプログラムBが格納されてい
る部分に切り替える(ステップ317)。この状態では
、プログラム八にプログラムBを上書きした形になる。
次に、中央処理部211は、プログラムBの実行を開始
しくステップ318)、マツピング切替制御部231は
、ステップ312での実行終了が否かの判定以降を繰り
返す。
上述のプログラムへの場合と同様に、プログラムBを実
行した場合もサブルーチン(プログラムC)の呼び出し
があり、マツピング切替制御部231は中央処理部21
1で実行中のプログラムBのCALLを検出すると、ス
テップ314で肯定判断して、次に、プログラムBに関
するマツピング情報Bの切替情報レジスタ233への格
納(ステップ315)、サブルーチン(プログラムC)
を呼び出したときの中央処理部211のレジスタ内容(
レジスタ情報B)の切替情報レジスタ233への退避を
行なう (ステップ316)。このときの切替情報レジ
スタ233の内容を第4図の手順2に示す。
そして、マツピング機構部221はマツピング切替制御
部231の制御によってバンク切り替えを行なって、中
央処理部211のアドレス空間をメモリ241のプログ
ラムBが格納されている部分からプログラムCが格納さ
れている部分に切り替える(ステップ317)。
次に、中央処理部211は、プログラムCを実行しくス
テップ318)、マツピング切替制御部231は、ステ
ップ312の実行終了か否かの判定以降を繰り返す。
中央処理部211でのプログラムCの処理が最後まで進
んでRETURNを実行すると、マツピング切替制御部
231は、ステップ313での他のプログラムへのジャ
ンプ命令が中央処理部211で実行されたか否かの判定
で肯定判断して10次にその命令が、CALLであるか
否かの判定を行なう (ステップ314)。
マツピング切替制御部231は、CALLではなく R
ETURNを検出すると、ステップ314で否定判断し
て、次に、切替情報レジスタ233に格納されたマツピ
ング情報の読出しを行なう (ステップ319)。
切替情報レジスタ233には、第・を図の手順2に示す
情報が格納されているので、マツピング情報の内で下段
(最後に格納された情報)のマツピング情報Bを読み出
す。
そして、マツピング切替制御部231はステップ319
で読み出したマツピング情報を基にしてマフピング機構
部221に指示を送り、マツピング機構部221はバン
ク切り替えを行なって、中央処理部211のアドレス空
間をメモリ241のプログラムCが格納されている部分
からプログラムBが格納されている部分に切り替える(
ステップ320)。
次ニ、中央処理部211のレジスタの状態を、プログラ
ムBからサブルーチン(プログラムC)を呼び出したと
きの状態に復元する(ステップ321)。切替情報レジ
スタ233には、第4図の手順2に示す情報が格納され
ているので、レジスタ情報の内で下段(最後に格納され
た情報)のレジスタ情fIiBを読み出して、中央処理
部211に転送する。
ステップ319でのマツピング情報Bの続出し。
ステップ320でのレジスタ情IIBの読出しが終わる
と、切替情報レジスタ233内のマツピング情!13 
B 、  レジスタ情報Bを削除する(ステップ322
)。このときの切替情報レジスタ233の内容を第4図
の手順3に示す。
中央処理部211では、プログラムBでサブルーチンを
呼び出した直後から処理を再開しくステップ323)、
マツピング切替制御部231は、ステップ312の実行
終了か否かの判定以降を繰り返す。
中央処理部211でのプログラムBの処理が最後まで進
んでRETURNを実行すると、マツピング切替制御部
231は、ステップ313での他のプログラムへのジャ
ンプ命令が中央処理部211で実行されたか否かの判定
で肯定判断して、次にその命令が、CALLであるか否
かの判定を行なう (ステップ314)。
マツピング切替制御部231は、RETURNを検出す
ると、ステップ314で否定判断して、次に、切替情報
レジスタ233に格納されたマツピング情報の読出しを
行なう (ステップ319)。
切替情報レジスタ233には、第4図の手順3に示す情
報が格納されているので、マツピング情報Bを読み出す
そして、マツピング切替制御部231はステップ319
で読み出したマツピング情報Bを基にしてマツピング機
構部221に指示を送り、マツピング機構部221はバ
ンク切り替えを行なって、中央処理部211のアドレス
空間をメモリ241のプログラムBが格納されている部
分からプログラムAが格納されている部分に切り替える
(ステップ320)。
次に、中央処理部211のレジスタの状態を、プログラ
ムAからサブルーチン(プログラムB)を呼び出したと
きの状態に復元する(ステップ321)。切替情報レジ
スタ233には、第4図の手順3に示す情報が格納され
ているので、レジスタ情IBを読み出して、中央処理部
211に転送する。
ステップ319でのマフピング情報Aの続出し。
ステップ320でのレジスタ情報Aの読出しが終わると
、切替情報レジスタ233内のマツピング情報A、レジ
スタ情lAを削除する(ステップ322)a 次に、中央処理部211では、プログラムAからサブル
ーチンを呼び出した直後から処理を再開しくステップ3
23)、マフピング切替制御部231は、ステップ31
2以降を繰り返す。
中央処理部211でのプログラムAの実行が終了すると
、ステップ312での実行終了か否かの判定で肯定判断
して、マツピング切替制御部231の制御を終了する。
■、 ・ 1のまとめ このように、中央処理部211で実行中のプログラムか
ら他のプログラムを呼び出す場合は、切替情報レジスタ
233にそのときの72ピング情輻とレジスタ情報を格
納してから、マツピング機構部221でバンク切り替え
を行なう。また、呼び出されたプロゲラ1、から元のプ
ログラムへ復帰する場合は、切替情報レジスタ233に
格納されたマツピング情報を基にしてバンク切り替えを
行ない、レジスタ情報を中央処理部211のレジスタに
転送して、中央処理部211の処理を再開する。
従って、相互に関連する複数のプログラムを実行する場
合も、第5図に示すように、実・行するプログラムのみ
がアドレス空間に存在し、アドレス空間を有効に使用す
ることができる。
叉−久里見支肚皿撲 なお、上述した本発明の実施例にあっては、実行プログ
ラムがアドレス空間内に納まる大きさであるとしたが、
1つのプログラムがアドレス空間より大きく、分割して
実行する場合にも、本発明は適用できる。
また、「■、実施例と第1図との対応関係」において、
第1図と本発明との対応関係を説明しておいたが、これ
に限られることはなく、各種の変形態様があることは当
業者であれば容易に推考できるであろう。
〔発明の効果〕
上述したように、本発明によれば、切替情報格納手段を
基にして、格納手段において処理手段が直接処理を行な
うことができるアドレス空間をバンク切替手段によって
切り替えることができるので、実用的には極めて有用で
ある。
【図面の簡単な説明】
第1図は本発明のアドレス空間制御方式の原理ブロック
図、 第2図は本発明のアドレス空間制御方式を適用したコン
ピュータシステムの構成図、 第3図は実施例におけるアドレス空間制御方式の動作説
明図、 第4図は実施例の切り替え情報レジスタに格納された情
報の説明図、 第5図は実施例の中央処理部のアドレス空間説明図、 第6図は従来例の説明図である。 図において、 111は処理手段、 121はバンク切替手段、 131は切替情報格納手段、 141は格納手段、 200はコンピュータ、 211は中央処理部、 221はマツピング機構部、 231はマツピング切替制御部、 241はメモリ、 251は通信制御部、 261は周辺制御部、 263はプリンタ、 265はキーボード、 267はディスプレイ、 269はハードディスク装置、 271はフロッピーディスク装置、 641はメモリ、 643は補助記憶装置である。 2ド、禿日日8厘埋フ゛ロ1.フ囚 第1図 不発F!JJと血用に艶電例ω鳩氏日 第2図 第3図 切椙a都しジスタの書し6門口 第4図 (a) (b) t」ミ 劃 の 15≧ 6E)  囚第6図

Claims (1)

  1. 【特許請求の範囲】 プログラム及びデータを処理する処理手段(111)と
    、 処理手段(111)が処理を行なうプログラム及びデー
    タを格納する格納手段(141)と、処理手段(111
    )からの指示に応答して、格納手段(141)において
    処理手段(111)が直接処理を行なうことができるア
    ドレス空間を切り替えるバンク切替手段(121)と、 バンク切替手段(121)によって切り替えられる前記
    アドレス空間及び処理手段(111)の処理状態に関す
    る情報を格納する切替情報格納手段(131)と、 を備え、切替情報格納手段(131)に格納された前記
    情報を基にして、処理手段(111)のアドレス空間を
    切り替えるように構成したことを特徴とするアドレス空
    間制御方式。
JP30245286A 1986-12-18 1986-12-18 アドレス空間制御方式 Pending JPS63155241A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30245286A JPS63155241A (ja) 1986-12-18 1986-12-18 アドレス空間制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30245286A JPS63155241A (ja) 1986-12-18 1986-12-18 アドレス空間制御方式

Publications (1)

Publication Number Publication Date
JPS63155241A true JPS63155241A (ja) 1988-06-28

Family

ID=17909105

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30245286A Pending JPS63155241A (ja) 1986-12-18 1986-12-18 アドレス空間制御方式

Country Status (1)

Country Link
JP (1) JPS63155241A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58220289A (ja) * 1982-06-16 1983-12-21 Toshiba Corp デ−タ処理装置
JPS6033645A (ja) * 1983-08-05 1985-02-21 Nec Ic Microcomput Syst Ltd メモリ切換装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58220289A (ja) * 1982-06-16 1983-12-21 Toshiba Corp デ−タ処理装置
JPS6033645A (ja) * 1983-08-05 1985-02-21 Nec Ic Microcomput Syst Ltd メモリ切換装置

Similar Documents

Publication Publication Date Title
JPS63155241A (ja) アドレス空間制御方式
JPS6348698A (ja) メモリ格納制御装置
JPS59180755A (ja) トレ−ス方式
JPH0158522B2 (ja)
JPH06342412A (ja) 入出力装置の制御プログラムの自動パッチ方式
JPH03237529A (ja) 情報処理装置のオンラインによるメモリ保守方式
JPS6041133A (ja) 制御プログラム修正方式
JPS6379157A (ja) 周辺装置
JPS61193255A (ja) 高速中央処理装置の動作方法
JPH0259948A (ja) イニシャルプログラムローディング方式
JPH03282756A (ja) 非同期入出力方式
JPH0546212A (ja) プログラマブルコントローラのシステム設定方法
JPH0381854A (ja) メモリアクセス方式
JPH02299024A (ja) マイクロプログラム制御装置
JPH0844570A (ja) プログラム実行システム及び方法
JPS6239779B2 (ja)
JPS6249463A (ja) 入出力制御装置のパツチ方式
JPS6289111A (ja) 数値制御装置
JPH04165440A (ja) バンク切り換えによる動作モード変更装置
JPS6254355A (ja) デ−タ転送量指示制御方式
JPH01255929A (ja) システム構成定義方法
JPS63155338A (ja) プログラム実行履歴記録制御方式
JPH07319717A (ja) 情報処理装置のプログラム切替方法
JPS63167953A (ja) マルチプロセツサシステム
JP2002149426A (ja) プログラム実行方法