JPH0689349A - マイクロプロセッサ - Google Patents
マイクロプロセッサInfo
- Publication number
- JPH0689349A JPH0689349A JP4238206A JP23820692A JPH0689349A JP H0689349 A JPH0689349 A JP H0689349A JP 4238206 A JP4238206 A JP 4238206A JP 23820692 A JP23820692 A JP 23820692A JP H0689349 A JPH0689349 A JP H0689349A
- Authority
- JP
- Japan
- Prior art keywords
- registers
- interrupt
- interruption
- microprocessor
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microcomputers (AREA)
Abstract
(57)【要約】
【目的】 割込頻度の高い処理も高能率で処理できるよ
うにする。 【構成】 プログラムカウンタなどのレジスタ類を複数
組用意し、この複数組のレジスタ類を切り替えることに
よって割込への対応を行なわせる。 【効果】 割込処理に伴うレジスタ内容のセーブとロー
ドを不要にすることができる。
うにする。 【構成】 プログラムカウンタなどのレジスタ類を複数
組用意し、この複数組のレジスタ類を切り替えることに
よって割込への対応を行なわせる。 【効果】 割込処理に伴うレジスタ内容のセーブとロー
ドを不要にすることができる。
Description
【０００１】
【産業上の利用分野】本発明は、マイクロプロセッサ、
さらには割込処理機能を有するストアド・プログラム方
式のマイクロプロセッサに適用して有効な技術に関する
ものであって、たとえばマルチタスク処理プロセッサ、
パターンジェネレータ、ＤＭＡ転送用コントローラなど
に利用して有効な技術に関するものである。
さらには割込処理機能を有するストアド・プログラム方
式のマイクロプロセッサに適用して有効な技術に関する
ものであって、たとえばマルチタスク処理プロセッサ、
パターンジェネレータ、ＤＭＡ転送用コントローラなど
に利用して有効な技術に関するものである。
【０００２】
【従来の技術】図３は、従来のマイクロプロセッサ１０
０の概略構成を示したものであって、１１はプログラム
カウンタなどのレジスタ類、２０は上記レジスタ類以外
の内部処理ユニット２０である。
０の概略構成を示したものであって、１１はプログラム
カウンタなどのレジスタ類、２０は上記レジスタ類以外
の内部処理ユニット２０である。
【０００３】レジスタ類１１には、プログラムカウンタ
のほかに、演算の中間結果などを一時的に保持する各種
のレジスタがある。
のほかに、演算の中間結果などを一時的に保持する各種
のレジスタがある。
【０００４】内部処理ユニット２０には、演算部２１、
命令解析部２２、アドレスバス制御部２３、データバス
制御部２４、システム制御部２５などがあり、ハードウ
ェア的には、この内部処理ユニット２０がマイクロプロ
セッサ１００の大半を占めている。
命令解析部２２、アドレスバス制御部２３、データバス
制御部２４、システム制御部２５などがあり、ハードウ
ェア的には、この内部処理ユニット２０がマイクロプロ
セッサ１００の大半を占めている。
【０００５】上述したマイクロプロセッサ１００は、ア
ドレスバス４１、データバス４２、制御バス４３、およ
び割込（ＩＮＴ）線４４などによって、他の装置または
システムと接続されるようになっている。ＣＬＫは同期
クロック信号である。
ドレスバス４１、データバス４２、制御バス４３、およ
び割込（ＩＮＴ）線４４などによって、他の装置または
システムと接続されるようになっている。ＣＬＫは同期
クロック信号である。
【０００６】この種のマイクロプロセッサ１００には割
込処理機能が設けられていて、割込線４４からの割込要
求（ＩＮＴ）によって割込処理を実行する。
込処理機能が設けられていて、割込線４４からの割込要
求（ＩＮＴ）によって割込処理を実行する。
【０００７】図４は、従来のマイクロプロセッサにおけ
る割込制御シーケンスを示したものであって、割込要求
（ＩＮＴ）があると、まず、割込前の状態を保存するた
めに、プログラムカウンタなどのレジスタ類１１の内容
を外部メモリー（図示省略）にセーブする。
る割込制御シーケンスを示したものであって、割込要求
（ＩＮＴ）があると、まず、割込前の状態を保存するた
めに、プログラムカウンタなどのレジスタ類１１の内容
を外部メモリー（図示省略）にセーブする。
【０００８】このあと、外部メモリーの所定アドレスに
あらかじめ書き込まれている割込ベクターを読み出し、
この割込ベクターによって指示されるアドレスから所定
の割込ルーチンを実行する。
あらかじめ書き込まれている割込ベクターを読み出し、
この割込ベクターによって指示されるアドレスから所定
の割込ルーチンを実行する。
【０００９】割込ルーチンが終了すると、先ほど外部メ
モリーにセーブした状態を読み出してプログラムカウン
タなどのレジスタ類１１にロードする。これにより、マ
イクロプロセッサ１００は割込前の状態に復帰し、割込
によって中断した処理を再開することができる。
モリーにセーブした状態を読み出してプログラムカウン
タなどのレジスタ類１１にロードする。これにより、マ
イクロプロセッサ１００は割込前の状態に復帰し、割込
によって中断した処理を再開することができる。
【００１０】なお、マイクロプロセッサについての参考
文献としてとは、たとえば、日経ＢＰ社刊行「日経エレ
クトロニクス １９８９年６月２６日号（ＮＯ．４７
６）」１０６−１５２頁（特集ＣＩＳＣ）などがある。
文献としてとは、たとえば、日経ＢＰ社刊行「日経エレ
クトロニクス １９８９年６月２６日号（ＮＯ．４７
６）」１０６−１５２頁（特集ＣＩＳＣ）などがある。
【００１１】
【発明が解決しようとする課題】しかしながら、上述し
た技術には、次のような問題のあることが本発明者らに
よってあきらかとされた。
た技術には、次のような問題のあることが本発明者らに
よってあきらかとされた。
【００１２】すなわち、従来のマイクロプロセッサで
は、割込処理の度に、プログラムカウンタなどのレジス
タ類１１の内容を外部メモリーにセーブする動作と、外
部メモリーにセーブしたレジスタ内容を読み出して上記
レジスタ類１１にロードする動作を行なっていた。この
ため、割込処理に移行するための処理および割込処理か
ら復帰するための処理にかかる手順が多く、たとえばマ
ルチタスク処理やパターン発生などのように割込の頻度
が高い処理では、割込のためだけの処理の割合が多くな
って、実質的な処理能力が大きく低下してしまう、とい
う問題が生じる。
は、割込処理の度に、プログラムカウンタなどのレジス
タ類１１の内容を外部メモリーにセーブする動作と、外
部メモリーにセーブしたレジスタ内容を読み出して上記
レジスタ類１１にロードする動作を行なっていた。この
ため、割込処理に移行するための処理および割込処理か
ら復帰するための処理にかかる手順が多く、たとえばマ
ルチタスク処理やパターン発生などのように割込の頻度
が高い処理では、割込のためだけの処理の割合が多くな
って、実質的な処理能力が大きく低下してしまう、とい
う問題が生じる。
【００１３】本発明の目的は、割込頻度の高い処理も高
能率で処理できるようにする、という技術を提供するこ
とにある。
能率で処理できるようにする、という技術を提供するこ
とにある。
【００１４】本発明の前記ならびにそのほかの目的と特
徴は、本明細書の記述および添付図面からあきらかにな
るであろう。
徴は、本明細書の記述および添付図面からあきらかにな
るであろう。
【００１５】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【００１６】すなわち、プログラムカウンタなどのレジ
スタ類を複数組用意し、この複数組のレジスタ類を切り
替えることによって割込への対応を行なわせる、という
ものである。
スタ類を複数組用意し、この複数組のレジスタ類を切り
替えることによって割込への対応を行なわせる、という
ものである。
【００１７】
【作用】上述した手段によれば、割込処理に伴うレジス
タ内容のセーブとロードを不要にすることができる。
タ内容のセーブとロードを不要にすることができる。
【００１８】これにより、割込頻度の高い処理も高能率
で処理できるようにする、という目的が達成される。
で処理できるようにする、という目的が達成される。
【００１９】
【実施例】以下、本発明の好適な実施例を図面を参照し
ながら説明する。
ながら説明する。
【００２０】なお、図において、同一符号は同一あるい
は相当部分を示すものとする。
は相当部分を示すものとする。
【００２１】図１は本発明の技術が適用されたマイクロ
プロセッサの一実施例を示したものであって、まず、１
００は半導体集積回路化されたマイクロプロセッサ、１
１および１２はそれぞれプログラムカウンタなどのレジ
スタ類、２０は上記レジスタ類以外の内部処理ユニッ
ト、３０は上記２組のレジスタ類１１と１２を切り替え
て選択するレジスタ選択回路である。
プロセッサの一実施例を示したものであって、まず、１
００は半導体集積回路化されたマイクロプロセッサ、１
１および１２はそれぞれプログラムカウンタなどのレジ
スタ類、２０は上記レジスタ類以外の内部処理ユニッ
ト、３０は上記２組のレジスタ類１１と１２を切り替え
て選択するレジスタ選択回路である。
【００２２】レジスタ類１１と１２は同じものであっ
て、それぞれに、プログラムカウンタと、演算の中間結
果などを一時的に保持する各種のレジスタがある。
て、それぞれに、プログラムカウンタと、演算の中間結
果などを一時的に保持する各種のレジスタがある。
【００２３】内部処理ユニット２０には、演算部２１、
命令解析部２２、アドレスバス制御部２３、データバス
制御部２４、システム制御部２５などがあり、ハードウ
ェア的には、この内部処理ユニット２０がマイクロプロ
セッサ１００の大半を占めている。
命令解析部２２、アドレスバス制御部２３、データバス
制御部２４、システム制御部２５などがあり、ハードウ
ェア的には、この内部処理ユニット２０がマイクロプロ
セッサ１００の大半を占めている。
【００２４】レジスタ選択回路３０は割込（ＩＮＴ）に
基づいて動作し、非割込処理時には第１のレジスタ類１
１を選択して内部処理ユニット２０に接続し、割込処理
時には第２のレジスタ類１２を選択して内部処理ユニッ
ト２０に接続する。この場合、非選択側のレジスタ類１
２または１１は、非選択になる前の状態を保持するよう
になっている。
基づいて動作し、非割込処理時には第１のレジスタ類１
１を選択して内部処理ユニット２０に接続し、割込処理
時には第２のレジスタ類１２を選択して内部処理ユニッ
ト２０に接続する。この場合、非選択側のレジスタ類１
２または１１は、非選択になる前の状態を保持するよう
になっている。
【００２５】上述したマイクロプロセッサ１００は、ア
ドレスバス４１、データバス４２、制御バス４３、およ
び割込（ＩＮＴ）線４４などによって、他の装置または
システムと接続されるようになっている。ＣＬＫは同期
クロック信号である。
ドレスバス４１、データバス４２、制御バス４３、およ
び割込（ＩＮＴ）線４４などによって、他の装置または
システムと接続されるようになっている。ＣＬＫは同期
クロック信号である。
【００２６】次に、動作について説明する。
【００２７】図２は、図１に示したマイクロプロセッサ
における割込制御シーケンスを示したものであって、ま
ず、非割込処理時には第１のレジスタ類１１が内部処理
ユニット２０に接続されて動作する。
における割込制御シーケンスを示したものであって、ま
ず、非割込処理時には第１のレジスタ類１１が内部処理
ユニット２０に接続されて動作する。
【００２８】ここで、割込要求（ＩＮＴ）があると、レ
ジスタ選択回路３０によって、第１のレジスタ類１１に
代わって第２のレジスタ類１２が内部処理ユニット２０
に接続され、この第２のレジスタ類１２によって割込ル
ーチンが実行される。このとき、内部処理ユニット２０
から切り離された第１のレジスタ類１１は、割込前のレ
ジスタ内容を保持したまま待機する。
ジスタ選択回路３０によって、第１のレジスタ類１１に
代わって第２のレジスタ類１２が内部処理ユニット２０
に接続され、この第２のレジスタ類１２によって割込ル
ーチンが実行される。このとき、内部処理ユニット２０
から切り離された第１のレジスタ類１１は、割込前のレ
ジスタ内容を保持したまま待機する。
【００２９】割込ルーチンが終了すると、割込処理時の
第２のレジスタ類１２に代わって、第１のレジスタ類１
１が内部処理ユニット２０に再び接続され、この第１の
レジスタ類１１により、割込によって中断した処理が再
開される。このとき、内部処理ユニット２０から切り離
された第２のレジスタ類１２の方は、非割込処理に復帰
する前のレジスタ内容を保持したまま待機する。
第２のレジスタ類１２に代わって、第１のレジスタ類１
１が内部処理ユニット２０に再び接続され、この第１の
レジスタ類１１により、割込によって中断した処理が再
開される。このとき、内部処理ユニット２０から切り離
された第２のレジスタ類１２の方は、非割込処理に復帰
する前のレジスタ内容を保持したまま待機する。
【００３０】以上のように、２組のレジスタ類１１と１
２を切り替えることにより、レジスタ内容のセーブとロ
ードを行なわなくても、非割込と割込の２種類のタスク
を迅速に切り替えて処理することができる。これによ
り、割込頻度の高い処理も高能率で処理できるようにな
る。しかも、レジスタ類１１，１２がハードウェア的に
占める割合は、レジスタ以外の内部処理ユニット２０に
比べて小さく、したがって、複数組のレジスタ類１１，
１２を置いても、全体としてのハードウェア構成の増大
はそれほどでもない。
２を切り替えることにより、レジスタ内容のセーブとロ
ードを行なわなくても、非割込と割込の２種類のタスク
を迅速に切り替えて処理することができる。これによ
り、割込頻度の高い処理も高能率で処理できるようにな
る。しかも、レジスタ類１１，１２がハードウェア的に
占める割合は、レジスタ以外の内部処理ユニット２０に
比べて小さく、したがって、複数組のレジスタ類１１，
１２を置いても、全体としてのハードウェア構成の増大
はそれほどでもない。
【００３１】さらに、非割込時に選択される第１のレジ
スタ類１１と、割込時に選択される第２のレジスタ類１
２を互いに同等の構成とすることにより、非割込処理と
割込処理を対等にすることができ、たとえば割込処理か
ら非割込処理への移行に際して、非割込処理に移行する
前の割込処理状態を次の割込処理まで保存させること
で、次の割込処理の開始も非常に迅速かつ円滑に行なわ
せることができる。
スタ類１１と、割込時に選択される第２のレジスタ類１
２を互いに同等の構成とすることにより、非割込処理と
割込処理を対等にすることができ、たとえば割込処理か
ら非割込処理への移行に際して、非割込処理に移行する
前の割込処理状態を次の割込処理まで保存させること
で、次の割込処理の開始も非常に迅速かつ円滑に行なわ
せることができる。
【００３２】以上、本発明者によってなされた発明を実
施例にもとづき具体的に説明したが、本発明は上記実施
例に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。
施例にもとづき具体的に説明したが、本発明は上記実施
例に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。
【００３３】たとえば、アドレスカウンタなどのレジス
タ類を３組以上を設け、これらを複数の割込レベルに応
じて選択させるようにしてもよい。
タ類を３組以上を設け、これらを複数の割込レベルに応
じて選択させるようにしてもよい。
【００３４】また、複数のレジスタ類の編成を処理目的
に応じて異ならせることもできる。
に応じて異ならせることもできる。
【００３５】以上の説明では主として、本発明者によっ
てなされた発明をその背景となった利用分野であるマイ
クロプロセッサに適用した場合について説明したが、そ
れに限定されるものではなく、たとえば１チップ型マイ
クロコンピュータにも適用できる。
てなされた発明をその背景となった利用分野であるマイ
クロプロセッサに適用した場合について説明したが、そ
れに限定されるものではなく、たとえば１チップ型マイ
クロコンピュータにも適用できる。
【００３６】
【発明の効果】本願において開示される発明のうち、代
表的なものの概要を簡単に説明すれば、下記のとおりで
ある。
表的なものの概要を簡単に説明すれば、下記のとおりで
ある。
【００３７】すなわち、割込頻度の高い処理も高能率で
処理できるようにする、という効果が得られる。
処理できるようにする、という効果が得られる。
【図１】本発明の技術が適用されたマイクロプロセッサ
の第１の実施例を示す回路図
の第１の実施例を示す回路図
【図２】本発明のマイクロプロセッサの要部における概
略動作を示すフローチャート
略動作を示すフローチャート
【図３】従来の技術によるマイクロプロセッサの概略構
成を示す回路図
成を示す回路図
【図４】従来のマイクロプロセッサの要部における概略
動作を示すフローチャート
動作を示すフローチャート
１００ 半導体集積回路化されたマイクロプロセッサ １１，１２ プログラムカウンタなどのレジスタ類 ２０ レジスタ以外の内部処理ユニット ３０ レジスタ選択回路 ４１ アドレスバス ４２ データバス ４３ 制御バス ４４ 割込（ＩＮＴ）線
Claims (2)
- 【請求項１】 プログラムカウンタなどのレジスタ類を
複数組を有し、この複数組のレジスタ類を上記レジスタ
類以外の内部処理ユニットに切替接続するレジスタ選択
回路を備えたマイクロプロセッサ。 - 【請求項２】 プログラムカウンタなどのレジスタ類を
複数組を有し、割込に基づいて上記複数組のレジスタ類
を上記レジスタ類以外の内部処理ユニットに切替接続す
るレジスタ選択回路を備えたマイクロプロセッサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4238206A JPH0689349A (ja) | 1992-09-07 | 1992-09-07 | マイクロプロセッサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4238206A JPH0689349A (ja) | 1992-09-07 | 1992-09-07 | マイクロプロセッサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0689349A true JPH0689349A (ja) | 1994-03-29 |
Family
ID=17026731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4238206A Pending JPH0689349A (ja) | 1992-09-07 | 1992-09-07 | マイクロプロセッサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0689349A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011170873A (ja) * | 2011-04-05 | 2011-09-01 | Canon Inc | ダイレクトメモリアクセスシステム及びその制御方法 |
-
1992
- 1992-09-07 JP JP4238206A patent/JPH0689349A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011170873A (ja) * | 2011-04-05 | 2011-09-01 | Canon Inc | ダイレクトメモリアクセスシステム及びその制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20170329629A1 (en) | System for selecting a task to be executed according to an output from a task control circuit | |
| US8392641B2 (en) | Microcontroller with an interrupt structure having programmable priority levels with each priority level associated with a different register set | |
| EP0313097B1 (en) | Microcomputer system including master processor and slave processor | |
| JP3676882B2 (ja) | マイクロプロセッサ及びその周辺装置 | |
| JP3970609B2 (ja) | プロセッサシステム | |
| JP3467631B2 (ja) | ロジックｌｓｉ | |
| JPH0916409A (ja) | マイクロコンピュータ | |
| JPH0689349A (ja) | マイクロプロセッサ | |
| JPH1173408A (ja) | 演算処理システム及び演算処理方法 | |
| JP2677458B2 (ja) | システムコール実行装置 | |
| JPH1139171A (ja) | マルチタスク処理装置、マルチタスク処理制御方法及び制御プログラム記憶媒体 | |
| JPS60218152A (ja) | マイクロ・プロセツサ | |
| JPH0668725B2 (ja) | データ処理システムにおける割込条件に応答する装置及び非同期割込条件に応答する方法 | |
| JP2723847B2 (ja) | マイクロプロセッサ | |
| JPH0443301B2 (ja) | ||
| JP2929980B2 (ja) | 情報処理装置 | |
| JPH11306074A (ja) | 情報処理装置 | |
| JPH0333934A (ja) | レジスタ退避復帰方式 | |
| JPH03126134A (ja) | Ｃｐｕのタスク切替方式 | |
| JPH0683640A (ja) | 割込応答処理方式 | |
| JPS6227413B2 (ja) | ||
| JP2876629B2 (ja) | データ処理装置 | |
| JPH0876876A (ja) | マイクロプロセッサのクロック供給制御回路 | |
| JP2761324B2 (ja) | 高速演算処理方式 | |
| JPH0528092A (ja) | マイクロプロセツサ |