JPH0443301B2 - - Google Patents

Description

【発明の詳細な説明】 （技術分野） 本発明はマイクロコンピユータに関し、特に割
込み処理の応答の高速化に係すマイクロコンピユ
ータに関するものである。

（従来技術） マイクロコンピユータで割込みを利用した処理
では、処理の応答性が問題となる場合が多い。た
とえば、回路の異常を検出しマイクロコンピユー
タに割込み信号で知らせて、できるだけ早く回路
の動作を停止するよう制御する場合では、割込み
による応答が高速であることが絶対条件である。
また、複雑な演算中に割込みが発生した場合に
は、演算中のデータを全て退避する前処理プログ
ラムを実行した後に割込み処理プログラムを実行
し、割込み処理が終了した後に退避した演算中の
データを復帰する、あと処理プログラムを実行し
てから演算を再開するので、前処理及びあと処理
プログラムの実行時間はできるだけ少なくて済む
ことが望ましい。

しかし、従来のマイクロコンピユータは演算や
比較などのデータ処理の中心となる汎用レジスタ
を１組しか備えていないので、割込み処理プログ
ラムにより、たとえば汎用レジスタをスタツクに
退避させる全ての命令を順次実行してから実際の
割込み処理を開始し、割込み処理が終了したあと
に、さらに汎用レジスタをスタツクから復帰する
全ての命令を順次実行してからメインプログラム
への処理にもどす必要があつた。

したがつて、従来のマイクロコンピユータは割
込み処理の応答が低速で、しかも余分な退避・復
帰プログラムが必要であるという欠点を有してい
た。

また、汎用レジスタを複数組備えてレジスタバ
ンク構成をとっているマイクロコンピユータであ
つては、割込み処理において、レジスタバンク構
成の複数組の汎用レジスタの中の１組の汎用レジ
スタを指定するバンク指定情報を記憶する記憶回
路の記憶情報をスタツクに退避する命令を実行し
た後に所定の値を設定する命令を実行してから実
際の割込み処理を開始し、割込み処理が終了した
あとにスタツクに退避した記憶情報を復帰する命
令を実行してからメインプログラムの処理を再開
しなければならず、同様に割込み処理の応答が低
速であり、余分な退避、復帰プログラムが必要で
あるという欠点があつた。

（発明の目的） 本発明の目的は従来のマイクロコンピユータの
前記欠点に鑑みなされたもので、割込み回路にお
いて一般に割込み発生時にはプログラムの実行ア
ドレスを示すプログラムカウンタの内容を自動的
にスタツクに退避し、割込み終了時には、スタツ
クに退避した内容を自動的にプログラムカウンタ
に復帰する機能を有しているので、同時にレジス
タバンクの指定情報も自動的に退避・復帰するよ
うになし、割込み処理の応答を高速にしたマイク
ロコンピユータを提供することにある。

（発明の構成） 本発明によれば、レジスタバンクを構成する複
数のレジスタと、前記複数のレジスタのうちから
１のレジスタを指定するバンク指定情報を記憶す
る記憶回路とを含み割込み機能を有するマイクロ
コンピユータにおいて、割込みが発生した時に前
記記憶回路の記憶情報を退避させ、前記記憶回路
に所定の値を設定する手段と、割込みが終了した
時に割込み発生時に退避した記憶情報を前記記憶
回路に復帰する手段とを備えたことを特徴とする
マイクロコンピユータが得られる。

（実施例） 以下本発明の一実施例について図面を参照して
説明する。

第１図は本発明の第１の実施例を示す。第１図
において、本発明の第１の実施例はバンク指定情
報を記憶するバンク記憶回路１１と、バンク０の
レジスタ３０、バンク１のレジスタ３１、バンク
２のレジスタ３２およびバンク３のレジスタ３３
を有するレジスタバンク１３と、前記バンク記憶
回路１１に接続され、各前記バンクを選択するバ
ンク選択回路１２と、前記バンク記憶回路１１に
接続され、記憶情報を一時記憶する一時記憶回路
と、前記バンク記憶回路１１に接続され、レジス
タバンクを指定する情報を記憶する定数記憶回路
とを含む。

バンク記憶回路１１は、たとえば２ビツトの記
憶回路で、データ処理の種類に対応して使用する
バンクを指定するバンク指定情報を記憶してい
る。バンク選択回路１２はバンク記憶回路１１の
記憶内容によつてバンク０のレジスタ３０からバ
ンク３のレジスタ３３のうちのいずれか１つを選
択する機能を有し、たとえば、バンク記憶回路１
１にデータ２が記憶されている時は、バンク選択
回路１２によつてバンク２のレジスタ３２が選択
され、マイクロコンピユータのデータ処理がバン
ク２のレジスタ３２を使つて実行される。

一時記憶回路１４はたとえば２ビツトの記憶回
路で構成され、割込みの発生時にバンク記憶回路
１１の記憶情報を退避し、割込みの終了まで保持
し、割込み終了時には退避していた記憶情報をバ
ンク記憶回路１１に復帰する機能を有する。

定数記憶回路１５はたとえば２ビツトの記憶回
路で構成され、割込みプログラムの処理で使うレ
ジスタバンクを指定するバンク値を記憶するもの
で、割込み発生時には、バンク記憶回路１１の記
憶情報を一時記憶回路１４に退避したあとに、定
数記憶回路１５の記憶内容をバンク記憶回路１１
に転送する機能を有する。

第１の実施例においては一般に割込み回路と同
様に割込み発生時にプログラムの実行番地を示す
プログラムカウンタの記憶データを退避した後、
割込み処理プログラムの先頭アドレスを設定し、
割込み終了時に退避していた記憶データを復帰す
る操作が行われるが、同一のタイミングでバンク
記憶回路１１の操作が行われる。

すなわち、本実施例においては、バンク記憶回
路１１の記憶情報を一時記憶回路１４に退避した
後、定数記憶回路１５の記憶情報をバンク記憶回
路１１に設定し、割込み終了時には一時記憶回路
１４に退避していた記憶情報をバンク記憶回路１
１に復帰させる。この第１の実施例においては、
定数記憶回路１５がデータ３を記憶しているの
で、割込み処理プログラムでは自動的にバンク３
のレジスタ３３を指定する。

ここで、メインプログラムにおいてバンク３の
レジスタ３３を指定せず、たとえばバンク０のレ
ジスタ３０、バンク１のレジスタ３１又はバンク
２のレジスタ３２を指定してプログラムを実行す
れば、割込み発生で自動的に割込み処理専用のバ
ンク３のレジスタ３３の指定になるので、メイン
プログラムでの処理に使用中のバンク０のレジス
タ３０、バンク１のレジスタ３１及びバンク２の
レジスタ３２を一時的に退避するプログラムを実
行する必要は無く、即座に割込み処理を開始す
る。

またこの第１の実施例においては割込み終了時
にメインプログラムで使つていたバンクの値が自
動的にバンク記憶回路１１に復帰するので、バン
ク記憶回路１１にバンクの指定を再度設定するプ
ログラムを実行することなしに、ただつにメイン
プログラムの処理を再開する。

第２図は本発明の第２の実施例を示す。第２図
において、第２の実施例はバンク記憶回路１１
と、該バンク記憶回路１１に接続されるバンク選
択回路２１と、このバンク選択回路２１に接続さ
れるバンクイネーブルフラグ１６と、該バンクイ
ネーブルフラグ１６に接続される一時記憶回路１
７および定数記憶回路１８と、前記バンク選択回
路２１に接続されるレジスタバンク１３とを含
む。

第２の実施例においてバンク記憶回路１１およ
びレジスタバンク１３は第１の実施例と同様の機
能を有するが、バンクイネーブルフラグ１６はバ
ンク選択の許可／禁止を制御する１ビツトのフラ
グである。

バンク選択回路２１はバンクイネーブルフラグ
１６の記憶情報とバンク記憶回路１の記憶情報と
によつて、バンクを選択する機能を有し、バンク
イネーブルフラグ１６がイネーブル状態、すなわ
ち論理値１に設定されている時はバンク記憶回路
１１の記憶情報に従つたバンクを選択しバンクイ
ネーブルフラグ１６がテイスエーブル状態、すな
わち論理値０に設定されている時はバンク記憶回
路１１の記憶情報によらず、常にバンク０のレジ
スタ３０を選択する。

この第２の実施例は割込み発生時にはバンクイ
ネーブルフラグ１６の記憶情報が一時記憶回路１
７に退避され、その後定数記憶回路１８に記憶さ
れている１ビツトの記憶情報がバンクイネーブル
フラグに転送され、また、割込み終了時には、一
時記憶回路１７に退避されていた記憶情報がバン
クイネーブルフラグ１６に復帰する。

この第２の実施例においては、ここで定数記憶
回路１８の論理値０を記憶させておけば、割込み
発生で自動的にバンク０のレジスタ３０の指定と
なるので、メインプログラムを実行する時にバン
クイネーブルフラグ１６に論理値１を設定し、バ
ンク０のレジスタ３０を指定せずバンク１のレジ
スタ３１、もしくはバンク２のレジスタ３２又は
バンク３のレジスタ３３を指定してデータ処理を
行うようにすれば、レジスタの退避をするプログ
ラムを実行する必要は無く、即座に割込み処理を
開始する。

また、第２の実施例では割込み終了時にメイン
プログラムで使つていた論理値がバンクイネーブ
ルレジスタ１６に復帰し、バンク記憶回路１１の
指定に従つたバンク指定にもどるため、即座にメ
インプログラムの処理を再開する。

更に、第２図の実施例は割込みでバンクイネー
ブルレジスタ１６のみを操作するようにすれば、
退避、設定、復帰するデータが１ビツトで済むの
で、少いハードウエアで回路が実現できる利点が
ある。

第３図は本発明の第３の実施例を示す。第３図
において、第３の実施例はバンク記憶回路１１
と、該バンク記憶回路１１に接続されるバンク選
択回路１２と、該バンク選択回路１２に接続され
るレジスタバンク１３と、前記バンク記憶回路１
１に接続される一時記憶回路１４と、前記バンク
記憶回路に接続される複数の定数記憶回路５０と
を含む。

定数記憶回路５０は第１の定数記憶回路５１
と、第２の定数記憶回路５２と、第３の定数記憶
回路５３、第４の定数記憶回路５４とにより構成
されている。なお、第３の実施例において、第１
の実施例と同じものは同一番号を付して説明す
る。

第３の実施例においては割込み動作を割込みの
種類に応じて割込み処理プログラムの開始アドレ
スを決めるが、たとえば、所定時間が経過したこ
とを知らせるタイマ割込みでは0010番地から割込
み処理が開始され、所定のシリアルデータ転送が
終了したことを知らせるシリアル割込みでは0020
番地から割込み処理が開始される。

すなわち、第３の実施例においては、割込みが
発生した時に、バンク記憶回路１１の記憶データ
を一時記憶回路１４に退避した後に、発生した割
込みの種類に応じて、第１の割込みならば第１の
定数記憶回路５１の記憶情報を、第２の割込みな
らば第２の定数記憶回路５２の記憶情報を、第３
の割込みならば第３の定数記憶回路５３の記憶情
報を、第４の割込みならば第４の定数記憶回路５
４の記憶情報をそれぞれバンク記憶回路１１に設
定する。

また、割込みが終了した時には、一時記憶回路
１４に退避していた記憶情報をバンク記憶回路１
１に復帰する。

したがつて、この実施例においては、割込み処
理プログラムで使用するバンクをあらかじめ定数
記憶回路５１から５４に記憶されておけば、割込
みの種類に応じて使用するバンクの値が、バンク
記憶回路１１に設定されるため、割込み処理プロ
グラムにおいてはバンクを設定する命令を実行す
る必要は無く、即座に処理を開始できる。

（発明の効果） 本発明は以上説明したように、割込み発生時に
おいてバンク指定情報を退避した後、所定のバン
クを指定するようにし、割込み終了時において退
避していたバンク指定情報を復帰することによつ
て、割込みが発生した時は割込み処理プログラム
でレジスタの退避・復帰のための命令や、レジス
タバンクの指定する命令を実行する必要は無くな
るため、割込み処理プログラムでは即座にデータ
処理を開始できるし、割込みが終了した時はメイ
ンプログラムを即座に再開できるもので、割込み
処理の応答の高速化には大きな効果があり、さら
にプログラムメモリにはレジスタの退避・復帰の
ための命令やレジスタバンクの指定をする命令の
かわりにさらに多くのデータ処理のための命令を
書けるので、プログラムメモリを有効に利用する
こともできる効果がある。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示すブロツク
図、第２図は本発明の第２の実施例を示すブロツ
ク図、第３図は本発明の第３の実施例を示すブロ
ツク図である。 １１……バンク記憶回路、１２……バンク選択
回路、１３……レジスタバンク、１４……一時記
憶回路、１５……定数記憶回路、１６……バンク
イネーブルフラグ、１７……一時記憶回路、１８
……定数記憶回路、３０……バンク０のレジス
タ、３１……バンク１のレジスタ、３２……バン
ク２のレジスタ、３３……バンク３のレジスタ、
２１……バンク選択回路、５１，５２，５３，５
４……定数記憶回路。

Claims (1)

【特許請求の範囲】
1. １ レジスタバンクを構成する複数組のレジスタ
   と、前記複数組のレジスタのうちから一組のレジ
   スタを指定するバンク指定情報を記憶するバンク
   記憶回路と、前記バンク記憶回路に接続されたバ
   ンク選択回路を含み、割込み機能を有するマイク
   ロコンピユータにおいて、前記バンク選択回路に
   接続され前記バンク選択回路の選択機能を許可／
   禁止するバンクイネーブルフラグと、割込み発生
   時に前記バンクイネーブルフラグの記憶情報を退
   避する一時記憶回路と、前記バンクイネーブルフ
   ラグに接続され割込み発生時にバンクイネーブル
   フラグに設定する所定の情報を記憶する記憶回路
   と、割込み終了時に、割込み発生時に退避した前
   記バンクイネーブルフラグの記憶情報を前記バン
   クイネーブルフラグに復帰する手段とを備えたこ
   とを特徴とするマイクロコンピユータ。