JP2584528Y2 - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JP2584528Y2 JP2584528Y2 JP8121992U JP8121992U JP2584528Y2 JP 2584528 Y2 JP2584528 Y2 JP 2584528Y2 JP 8121992 U JP8121992 U JP 8121992U JP 8121992 U JP8121992 U JP 8121992U JP 2584528 Y2 JP2584528 Y2 JP 2584528Y2
- Authority
- JP
- Japan
- Prior art keywords
- stack pointer
- interrupt signal
- writing
- stack
- standby state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Executing Machine-Instructions (AREA)
Description
【０００１】
【産業上の利用分野】本考案は、プログラム・の処理の
中断状態または停止状態の設定と解除を割り込み信号に
よって実行する情報処理装置に関する。
中断状態または停止状態の設定と解除を割り込み信号に
よって実行する情報処理装置に関する。
【０００２】
【従来の技術】図６は従来の情報処理装置の構成を示す
ブロック図で、プログラムの処理の中断または停止させ
ることを割り込み信号によって行うＣＰＵ及びプログラ
ムでは、その剖り込み信号が発生した場合、割り込み処
理の一つであるスタックポインタの書き込みをスタック
ポインタ書き込み手段１により行って割り込みサブルー
チンに分岐する。サブルーチン中では、待機状態制御手
段２ｂにより、プログラムの処理の中断またはＣＰＵの
停止を設定しで待機状態とする。
ブロック図で、プログラムの処理の中断または停止させ
ることを割り込み信号によって行うＣＰＵ及びプログラ
ムでは、その剖り込み信号が発生した場合、割り込み処
理の一つであるスタックポインタの書き込みをスタック
ポインタ書き込み手段１により行って割り込みサブルー
チンに分岐する。サブルーチン中では、待機状態制御手
段２ｂにより、プログラムの処理の中断またはＣＰＵの
停止を設定しで待機状態とする。
【０００３】この待機状態の間に再度割り込み信号が発
生した場合には、いったん待機状態が解除され、再び割
り込み処理によってスタックポインタを書き込んで割り
込みサブルーチンに分岐し中断または停止の設定を行っ
て処理の待機状態となる。
生した場合には、いったん待機状態が解除され、再び割
り込み処理によってスタックポインタを書き込んで割り
込みサブルーチンに分岐し中断または停止の設定を行っ
て処理の待機状態となる。
【０００４】これらの動作を割り込み信号の発生ごとに
繰り返すため、割り込み信号の発生ごとにスタックポイ
ンタがいくつも書き込まれる。
繰り返すため、割り込み信号の発生ごとにスタックポイ
ンタがいくつも書き込まれる。
【０００５】
【考案が解決しようとする課題】図４に示すような、従
来の、待機状態の設定と解除を割り込み信号によって実
行するＣＰＵ及びプログラムでは、割り込み信号が発生
するたびにスタックポインタがいくつも書き込まれてた
まる一方となり、スタックポインタがＣＰＵの処理能力
を上回るほどにたまった場合にはＣＰＵ及びプログラム
の暴走を引き起こすことなる。
来の、待機状態の設定と解除を割り込み信号によって実
行するＣＰＵ及びプログラムでは、割り込み信号が発生
するたびにスタックポインタがいくつも書き込まれてた
まる一方となり、スタックポインタがＣＰＵの処理能力
を上回るほどにたまった場合にはＣＰＵ及びプログラム
の暴走を引き起こすことなる。
【０００６】また、割り込み信号が入力される度に割り
込み先から割り込み先へと実行する多重割り込みとなる
ため、最初の割り込み信号が発生する前の状態に戻るの
にも複雑な処理を必要とする。
込み先から割り込み先へと実行する多重割り込みとなる
ため、最初の割り込み信号が発生する前の状態に戻るの
にも複雑な処理を必要とする。
【０００７】
【課題を解決するための手段】本考案は、上述のような
事例を防ぐために考案されたもので、スタックポインタ
を記憶保持するスタックポインタ記憶手段と、プログラ
ムの中断及び停止状態の設定と解除を割り込み信号によ
って行い、割り込み信号が供給される度に前記スタック
ポインタ記憶手段にスタックポインタを書き込むスタッ
クポインタ書き込み手段と、該スタックポインタ書き込
み手段による書き込み処理を受けて動作し、プログラム
の処理の中断またはＣＰＵの停止を設定する待機状態の
選択を制御する待機状態制御手段と、前記待機状態を示
すフラグを設定するフラグ設定手段と、該フラグ設定手
段により設定されたフラグの有無を判定するフラグ判定
手段と、該フラグ判定手段の判定結果に従って前記スタ
ックポインタを読み出すスタックポインタ読み出し手段
とを具備し、一度目の割り込み信号に応答して選択され
た待機状態中に２度目以降の割り込み信号が供給された
場合、該２度目以降の割り込み信号に応答して前記スタ
ックポインタ書き込み手段がスタックポインタの書き込
み処理を行った後、前記スタックポインタ読み出し手段
が読み出し処理を行って該スタックポインタを読み捨
て、前記スタックポインタ記憶手段への２個以上のスタ
ックポインタの保持を排除することを特徴とするもので
ある。
事例を防ぐために考案されたもので、スタックポインタ
を記憶保持するスタックポインタ記憶手段と、プログラ
ムの中断及び停止状態の設定と解除を割り込み信号によ
って行い、割り込み信号が供給される度に前記スタック
ポインタ記憶手段にスタックポインタを書き込むスタッ
クポインタ書き込み手段と、該スタックポインタ書き込
み手段による書き込み処理を受けて動作し、プログラム
の処理の中断またはＣＰＵの停止を設定する待機状態の
選択を制御する待機状態制御手段と、前記待機状態を示
すフラグを設定するフラグ設定手段と、該フラグ設定手
段により設定されたフラグの有無を判定するフラグ判定
手段と、該フラグ判定手段の判定結果に従って前記スタ
ックポインタを読み出すスタックポインタ読み出し手段
とを具備し、一度目の割り込み信号に応答して選択され
た待機状態中に２度目以降の割り込み信号が供給された
場合、該２度目以降の割り込み信号に応答して前記スタ
ックポインタ書き込み手段がスタックポインタの書き込
み処理を行った後、前記スタックポインタ読み出し手段
が読み出し処理を行って該スタックポインタを読み捨
て、前記スタックポインタ記憶手段への２個以上のスタ
ックポインタの保持を排除することを特徴とするもので
ある。
【０００８】
【実施例】図１は本考案の一実施例を示すもので、図６
の従来の情報処理装置に、待機状態を示すフラグを設定
するフラグ設定手段４と、そのフラグ設定手段で設定さ
れたフラグの有無を判定するフラグ判定手段５と、その
フラグ判定手段の結果に従って、スタックポインタを読
み出すスタックポインタ読み出し手段６とを追加した構
成となっている。
の従来の情報処理装置に、待機状態を示すフラグを設定
するフラグ設定手段４と、そのフラグ設定手段で設定さ
れたフラグの有無を判定するフラグ判定手段５と、その
フラグ判定手段の結果に従って、スタックポインタを読
み出すスタックポインタ読み出し手段６とを追加した構
成となっている。
【０００９】次に、本考案の動作を、ウォッチドッグタ
イマーがオーバーフローした場合に発生する割り込み信
号で割り込みを行う場合について、図２、図３を用いて
説明する。
イマーがオーバーフローした場合に発生する割り込み信
号で割り込みを行う場合について、図２、図３を用いて
説明する。
【００１０】ある時点において異常が発生し、ウォッチ
ドッグタイマーがオーバーフロー（１０１）すると割り
込み信号が発生（１０２）して１個目のスタックポイン
タを書き込んだ後（１０３）、割り込みサブルーチン
（１０４）に分岐する。
ドッグタイマーがオーバーフロー（１０１）すると割り
込み信号が発生（１０２）して１個目のスタックポイン
タを書き込んだ後（１０３）、割り込みサブルーチン
（１０４）に分岐する。
【００１１】割り込みサブルーチン（１０４）では、待
機状態からの復帰後の再割り込みであるか否かを、待機
状態であった事を示すフラグで判断する。この場合一度
目であるから、待機状態を示すフラグは設定されていな
いため、ＮＯＮ ＳＥＴへ分岐する。次に、待機状態に
設定する前に必要な処理（１０６）を行ったあとで待機
状態を示すフラグを設定し（１０７）、ＣＰＵまたはプ
ログラムを待機状態に設定する（１０８）。
機状態からの復帰後の再割り込みであるか否かを、待機
状態であった事を示すフラグで判断する。この場合一度
目であるから、待機状態を示すフラグは設定されていな
いため、ＮＯＮ ＳＥＴへ分岐する。次に、待機状態に
設定する前に必要な処理（１０６）を行ったあとで待機
状態を示すフラグを設定し（１０７）、ＣＰＵまたはプ
ログラムを待機状態に設定する（１０８）。
【００１２】その後、ウォッチドッグタイマーがカウン
トをし続け、再びカウント値がオーバーフローして２回
目の割り込み信号が発生すると、２個目のスタックポイ
ンタを書き込んだ（１０３）後、二度目の割り込みサブ
ルーチン（１０４）に分岐する。
トをし続け、再びカウント値がオーバーフローして２回
目の割り込み信号が発生すると、２個目のスタックポイ
ンタを書き込んだ（１０３）後、二度目の割り込みサブ
ルーチン（１０４）に分岐する。
【００１３】二度目の割り込みサブルーチン（１０４）
でも、待機状態からの復帰後の再割り込みであるか否か
を判断（１０５）する。ここで、前回に待機状態を示す
フラグが設定されているためＳＥＴに分岐して、スタッ
クポインタ読み出し手段６により２個目のスタックポイ
ンタが読み出され（１０９）て、二度目の割り込みが入
ったアドレス、すなわち一度目の割り込みサブルーチン
中のループへと戻される。そして、再び待機状態に設定
する前に必要な処理（１０７）と待機状態を示すフラグ
を設定して（１０８）、ＣＰＵまたはブログラムを待機
状態に設定する（１０９）。
でも、待機状態からの復帰後の再割り込みであるか否か
を判断（１０５）する。ここで、前回に待機状態を示す
フラグが設定されているためＳＥＴに分岐して、スタッ
クポインタ読み出し手段６により２個目のスタックポイ
ンタが読み出され（１０９）て、二度目の割り込みが入
ったアドレス、すなわち一度目の割り込みサブルーチン
中のループへと戻される。そして、再び待機状態に設定
する前に必要な処理（１０７）と待機状態を示すフラグ
を設定して（１０８）、ＣＰＵまたはブログラムを待機
状態に設定する（１０９）。
【００１４】三度目以降のウォッチドッグタイマーのオ
ーバーフロー割り込み信号に対してもこの処理を繰り返
す。このため、スタックポインタには一度目の割り込み
先のアドレスが書き込まれたままで以後の割り込みによ
る書き込みは行われない。その結果、図５に示すよう
に、２回目以降のスタックポインタは書き込まれること
はない。本考案は、ウォッチドッグタイマーのオーバー
フローについて説明したが、情報処理装置にたいして割
り込みをかけるものであれば、いかなるものについても
適用できることはいうまでもない。
ーバーフロー割り込み信号に対してもこの処理を繰り返
す。このため、スタックポインタには一度目の割り込み
先のアドレスが書き込まれたままで以後の割り込みによ
る書き込みは行われない。その結果、図５に示すよう
に、２回目以降のスタックポインタは書き込まれること
はない。本考案は、ウォッチドッグタイマーのオーバー
フローについて説明したが、情報処理装置にたいして割
り込みをかけるものであれば、いかなるものについても
適用できることはいうまでもない。
【００１５】
【考案の効果】以上説明したように、本考案によれば、
一度目の割り込み信号に応答して選択された待機状態中
に２度目以降の割り込み信号が供給された場合、該２度
目以降の割り込み信号に応答して前記スタックポインタ
書き込み手段がスタックポイン タの書き込み処理を行っ
た後、前記スタックポインタ読み出し手段が読み出し処
理を行って該スタックポインタを読み捨て、前記スタッ
クポインタ記憶手段への２個以上のスタックポインタの
保持を排除する構成としたから、最初に待機状態に設定
したアドレスのスタックポインタはそのままに、２回目
以降の割り込み信号によるスタックポインタは書き込ま
ないため、スタックポインタのＣＰＵの処理能力を越え
るほどの書き込みによるＣＰＵまたはプログラムの暴走
を防ぐことができ、またスタックポインタ記憶手段に対
する余分なスタックポインタの書き込みが排除されるの
で、最初にスタンバイモードに設定した箇所からの再ス
タートも容易に行うことができる等の優れた効果を奏す
る。
一度目の割り込み信号に応答して選択された待機状態中
に２度目以降の割り込み信号が供給された場合、該２度
目以降の割り込み信号に応答して前記スタックポインタ
書き込み手段がスタックポイン タの書き込み処理を行っ
た後、前記スタックポインタ読み出し手段が読み出し処
理を行って該スタックポインタを読み捨て、前記スタッ
クポインタ記憶手段への２個以上のスタックポインタの
保持を排除する構成としたから、最初に待機状態に設定
したアドレスのスタックポインタはそのままに、２回目
以降の割り込み信号によるスタックポインタは書き込ま
ないため、スタックポインタのＣＰＵの処理能力を越え
るほどの書き込みによるＣＰＵまたはプログラムの暴走
を防ぐことができ、またスタックポインタ記憶手段に対
する余分なスタックポインタの書き込みが排除されるの
で、最初にスタンバイモードに設定した箇所からの再ス
タートも容易に行うことができる等の優れた効果を奏す
る。
【図１】本考案の一実施例の構成を示すブロック図であ
る。
る。
【図２】本考案の一実施例の動作を示すフローチャート
である。
である。
【図３】本考案の一実施例としてのウォッチドッグタイ
マーのカウント状態とＣＰＵの動作状態を示す図であ
る。
マーのカウント状態とＣＰＵの動作状態を示す図であ
る。
【図４】従来のスタックポインタの状態を示す概念図で
ある。
ある。
【図５】本考案のスタックポインタの状態を示す概念図
である。
である。
【図６】従来の構成を示すブロック図である。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭59−182389（ＪＰ，Ａ) 特開 平２−173828（ＪＰ，Ａ) 特開 昭62−120544（ＪＰ，Ａ) 特開 昭59−108147（ＪＰ，Ａ) 特開 昭59−32046（ＪＰ，Ａ) 特開 昭60−105046（ＪＰ，Ａ) 特開 平１−216429（ＪＰ，Ａ) 特開 平４−245543（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G06F 9/46,9/42,9/40,9/34,12/14 G06F 9/22,9/26,11/00,15/78
Claims (1)
- 【請求項１】 スタックポインタを記憶保持するスタッ
クポインタ記憶手段と、プログラムの中断及び停止状態
の設定と解除を割り込み信号によって行い、割り込み信
号が供給される度に前記スタックポインタ記憶手段にス
タックポインタを書き込むスタックポインタ書き込み手
段と、該スタックポインタ書き込み手段による書き込み
処理を受けて動作し、プログラムの処理の中断またはＣ
ＰＵの停止を設定する待機状態の選択を制御する待機状
態制御手段と、前記待機状態を示すフラグを設定するフ
ラグ設定手段と、該フラグ設定手段により設定されたフ
ラグの有無を判定するフラグ判定手段と、該フラグ判定
手段の判定結果に従って前記スタックポインタを読み出
すスタックポインタ読み出し手段とを具備し、一度目の
割り込み信号に応答して選択された待機状態中に２度目
以降の割り込み信号が供給された場合、該２度目以降の
割り込み信号に応答して前記スタックポインタ書き込み
手段がスタックポインタの書き込み処理を行った後、前
記スタックポインタ読み出し手段が読み出し処理を行っ
て該スタックポインタを読み捨て、前記スタックポイン
タ記憶手段への２個以上のスタックポインタの保持を排
除することを特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8121992U JP2584528Y2 (ja) | 1992-11-25 | 1992-11-25 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8121992U JP2584528Y2 (ja) | 1992-11-25 | 1992-11-25 | 情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0648034U JPH0648034U (ja) | 1994-06-28 |
| JP2584528Y2 true JP2584528Y2 (ja) | 1998-11-05 |
Family
ID=13740374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8121992U Expired - Lifetime JP2584528Y2 (ja) | 1992-11-25 | 1992-11-25 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2584528Y2 (ja) |
-
1992
- 1992-11-25 JP JP8121992U patent/JP2584528Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0648034U (ja) | 1994-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5701493A (en) | Exception handling method and apparatus in data processing systems | |
| US5619704A (en) | Asynchronous interrupt inhibit method and apparatus for avoiding interrupt of an inseparable operation | |
| JP2821345B2 (ja) | 非同期ｉ／ｏ制御方式 | |
| JP2584528Y2 (ja) | 情報処理装置 | |
| US4985826A (en) | Method and device to execute two instruction sequences in an order determined in advance | |
| JP2970082B2 (ja) | 仮想クラスタ間通信処理装置 | |
| JP2671160B2 (ja) | 例外処理方式 | |
| JPH0443301B2 (ja) | ||
| JP3130798B2 (ja) | バス転送装置 | |
| JP3469753B2 (ja) | プロセッサの戻り番地読み出し制御方法及びプロセッサ | |
| EP1104899A2 (en) | Data processing apparatus and method of controlling the same | |
| JPS59189452A (ja) | デ−タ処理装置用キユ−構造 | |
| JPH0833838B2 (ja) | コンピユ−タシステム | |
| JPH0333934A (ja) | レジスタ退避復帰方式 | |
| JPS62125437A (ja) | 付加プロセツサの制御方法 | |
| JPH0795276B2 (ja) | 情報処理装置 | |
| JP2679603B2 (ja) | マイクロコンピュータ | |
| JPH02183342A (ja) | 割込み制御装置 | |
| JPS59200325A (ja) | 割込処理方式 | |
| JPS6149695B2 (ja) | ||
| JPH02232727A (ja) | 情報処理装置 | |
| JPH07325800A (ja) | データフロープロセサ | |
| JPS6244293B2 (ja) | ||
| JPS62108333A (ja) | 半導体装置 | |
| JPS59176848A (ja) | 先行制御方式 |