JPH0648034U - 情報処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 待機状態の設定と解除を割り込み信号によっ
て実行するＣＰＵ及びプログラムにおいて、割り込み信
号が発生するたびにスタックポインタがいくつも書き込
まれてたまる事を防止する。 【構成】 ＣＰＵ及びプログラムの処理がすでに割り込
みサブルーチン中の待機状態であることを示すフラグを
設定する手段４と、このフラグを判別するフラグ判別手
段５と、その結果、スタックポインタを読み出すスタッ
クポインタ読み出し手段６を備えた構成とすることによ
り、二回目以降の割り込み信号によるスタックポインタ
の書き込みを防止して、スタックポインターの過剰書き
込みによる暴走を防ぐ。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、プログラムの処理の中断状態または停止状態の設定と解除を割り込 み信号によって実行する情報処理装置に関する。

【０００２】

【従来の技術】

図６は従来の情報処理装置の構成を示すブロック図で、プログラムの処理の中 断または停止させることを割り込み信号によって行うＣＰＵ及びプログラムでは 、その割り込み信号が発生した場合、割り込み処理の一つであるスタックポイン タの書き込みをスタックポインタ書き込み手段１により行って割り込みサブルー チンに分岐する。サブルーチン中では、待機状態制御手段２ｂにより、プログラ ムの処理の中断またはＣＰＵの停止を設定して待機状態とする。

【０００３】 この待機状態の間に再度割り込み信号が発生した場合には、いったん待機状態 が解除され、再び割り込み処理によってスタックポインタを書き込んで割り込み サブルーチンに分岐し中断または停止の設定を行って処理の待機状態となる。

【０００４】 これらの動作を割り込み信号の発生ごとに繰り返すため、割り込み信号の発生 ごとにスタックポインタがいくつも書き込まれる。

【０００５】

【考案が解決しようとする課題】

図４に示すような、従来の、待機状態の設定と解除を割り込み信号によって実 行するＣＰＵ及びプログラムでは、割り込み信号が発生するたびにスタックポイ ンタがいくつも書き込まれてたまる一方となり、スタックポインタがＣＰＵの処 理能力を上回るほどにたまった場合にはＣＰＵ及びプログラムの暴走を引き起こ すことなる。

【０００６】 また、割り込み信号が入力される度に割り込み先から割り込み先へと実行する 多重割り込みとなるため、最初の割り込み信号が発生する前の状態に戻るのにも 複雑な処理を必要とする。

【０００７】

【課題を解決するための手段】

本考案は、上述のような事例を防ぐために考案されたもので、プログラムの中 断及び停止状態の設定と解除を割り込み信号によって行い、割り込み信号が発生 する度にスタックポインタを書き込む手段と、そのスタックポインタを書き込ん だ後、プログラムの処理の中断またはＣＰＵの停止を設定する待機状態を制御す る手段とを有する情報処理装置において、前記待機状態を示すフラグを設定する フラグ設定手段と、前記フラグ設定手段で設定されたフラグの有無を判定するフ ラグ判定手段と、前記フラグ判定手段の結果に従って、スタックポインタを読み 出すスタックポインタ読み出し手段とを備えたものである。

【０００８】

【実施例】

図１は本考案の一実施例を示すもので、図６の従来の情報処理装置に、待機状 態を示すフラグを設定するフラグ設定手段４と、そのフラグ設定手段で設定され たフラグの有無を判定するフラグ判定手段５と、そのフラグ判定手段の結果に従 って、スタックポインタを読み出すスタックポインタ読み出し手段６とを追加し た構成となっている。

【０００９】 次に、本考案の動作を、ウォッチドッグタイマーがオーバーフローした場合に 発生する割り込み信号で割り込みを行う場合について、図２、図３を用いて説明 する。

【００１０】 ある時点において異常が発生し、ウォッチドッグタイマーがオーバーフロー（ １０１）すると割り込み信号が発生（１０２）して１個目のスタックポインタを 書き込んだ後（１０３）、割り込みサブルーチン（１０４）に分岐する。

【００１１】 割り込みサブルーチン（１０４）では、待機状態からの復帰後の再割り込みで あるか否かを、待機状態であった事を示すフラグで判断する。この場合一度目で あるから、待機状態を示すフラグは設定されていないためＮＯＮ ＳＥＴへ分岐 する（１０６）。次に、待機状態に設定する前に必要な処理（１０７）を行った あとで待機状態を示すフラグを設定し（１０８）、ＣＰＵまたはプログラムを待 機状態に設定する（１０９）。

【００１２】 その後、ウォッチドッグタイマーがカウントし続け再びカウント値がオーバー フローして２回目の割り込み信号が発生すると、２個目のスタックポインタを書 き込んだ（１０３）後、２回目の割り込み信号かどうかを判定して（１０５）、 一度目の割り込みサブルーチン（１０４）から二度目の割り込みサブルーチン（ ２０１）に分岐する。

【００１３】 二度目の割り込みサブルーチン（２０１）でも、待機状態からの復帰後の再割 り込みであるか否かを判断する。ここで、前回に待機状態を示すフラグが設定さ れているためＳＥＴに分岐して（２０２）、スタックポインタ読み出し手段６に より２個目のスタックポインタが読み出され（２０３）て、二度目の割り込みが 入ったアドレス、すなわち一度目の割り込みサブルーチン中のループに戻される 。そして、再び待機状態に設定する前に必要な処理（１０７）と待機状態を示す フラグを設定して（１０８）ＣＰＵまたはプログラムを待機状態に設定する（１ ０９）。

【００１４】 三度目以降のウォッチドッグタイマーのオーバーフロー割り込み信号に対して もこの処理を繰り返す。このため、スタックポインタには一度目の割り込み先の アドレスが書き込まれたままで以後の割り込みによる書き込みは行われない。 その結果、図５に示すように、２回目以降のスタックポインタは書き込まれる ことはない。 本願は、ウォッチドッグタイマーのオーバーフローについて説明したが、情報 処理装置にたいして割り込みをかけるものであれば、いかなるものについても適 用できることはいうまでもない。

【００１５】

【考案の効果】

本考案によって、以上のように最初に待機状態に設定したアドレスのスタック ポインタはそのままに、２回目以降の割り込み信号によるスタックポインタは書 き込まないため、スタックポインタのＣＰＵの処理能力を越えるほどの書き込み によるＣＰＵまたはプログラムの暴走を防ぐ。

【００１６】 また、余分なスタックポインタの書き込みがないため、最初にスタンバイモー ドに設定した箇所からの再スタートも容易に行う事ができるという効果がある。

【図面の簡単な説明】

【図１】本考案の一実施例の構成を示すブロック図であ
る。

【図２】本考案の一実施例の動作を示すフローチャート
である。

【図３】本考案の一実施例としてのウォッチドッグタイ
マーのカウント状態とＣＰＵの動作状態を示す図であ
る。

【図４】従来のスタックポインタの状態を示す概念図で
ある。

【図５】本考案のスタックポインタの状態を示す概念図
である。

【図６】従来の構成を示すブロック図である。

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 プログラムの中断及び停止状態の設定と
   解除を割り込み信号によって行い、割り込み信号が発生
   する度にスタックポインタを書き込む手段と、 そのスタックポインタを書き込んだ後、プログラムの処
   理の中断またはＣＰＵの停止を設定する待機状態を制御
   する手段とを有する情報処理装置において、前記待機状
   態を示すフラグを設定するフラグ設定手段と、前記フラ
   グ設定手段で設定されたフラグの有無を判定するフラグ
   判定手段と、前記フラグ判定手段の結果に従って、スタ
   ックポインタを読み出すスタックポインタ読み出し手段
   とを具備する事を特徴とする情報処理装置。