JP2856715B2 - クロックの周波数多段階変更制御装置および周波数多段階変更制御方法 - Google Patents
クロックの周波数多段階変更制御装置および周波数多段階変更制御方法Info
- Publication number
- JP2856715B2 JP2856715B2 JP8233950A JP23395096A JP2856715B2 JP 2856715 B2 JP2856715 B2 JP 2856715B2 JP 8233950 A JP8233950 A JP 8233950A JP 23395096 A JP23395096 A JP 23395096A JP 2856715 B2 JP2856715 B2 JP 2856715B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- cpu
- interrupt
- supply
- supply clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 18
- 238000012544 monitoring process Methods 0.000 claims description 21
- 230000003068 static effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 239000013256 coordination polymer Substances 0.000 description 2
Landscapes
- Power Sources (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、クロックの周波数
多段階変更制御装置および周波数多段階変更制御方法に
関する。
多段階変更制御装置および周波数多段階変更制御方法に
関する。
【０００２】
【従来の技術】従来の中央処理装置（以下、ＣＰＵとい
う）への供給クロックの制御装置は、静的に定められた
１周波数の供給クロックにより動作させるか、または、
複数種類の静的な供給クロックを選択するために、ジャ
ンパスイッチ等のハードウェアへの人的な介入による選
択、ソフトウェア制御、あるいはハードウェア制御によ
る静的な供給クロックの選択によるものであった。
う）への供給クロックの制御装置は、静的に定められた
１周波数の供給クロックにより動作させるか、または、
複数種類の静的な供給クロックを選択するために、ジャ
ンパスイッチ等のハードウェアへの人的な介入による選
択、ソフトウェア制御、あるいはハードウェア制御によ
る静的な供給クロックの選択によるものであった。
【０００３】この方法では、ＣＰＵへのクロック供給部
と各外部割り込み信号との問に関連がなかったため、不
定期に入る外部からの割り込み信号に対し、その装置が
許容できる範囲内でＣＰＵが動作できるように、割り込
み処理部を一定時間内で動作させる必要があるが、ＣＰ
Ｕの供給クロックを一定以下に下げることが出来ない。
これにより、不必要な消費電力が発生していた。
と各外部割り込み信号との問に関連がなかったため、不
定期に入る外部からの割り込み信号に対し、その装置が
許容できる範囲内でＣＰＵが動作できるように、割り込
み処理部を一定時間内で動作させる必要があるが、ＣＰ
Ｕの供給クロックを一定以下に下げることが出来ない。
これにより、不必要な消費電力が発生していた。
【０００４】この種のクロックの制御装置には、特開平
７−３３４２６７号公報に記載したものなどがある。こ
の装置では、事前に動作周波数を変更する条件、動作周
波数を変更するモジュールの指定情報、および変更する
動作周波数の指定情報を記憶手段に記憶し、逐次入力さ
れるロジックＬＳＩの状態と記憶手段の動作周波数を変
更する条件とを比較し、比較結果が一致した場合に、そ
れに対応する動作周波数の変更を行っていた。これらの
装置では、ＣＰＵが動作する以前に、ＣＰＵが動作する
ための供給クロック周破数または、供給クロック周波数
を生成するための基準値を保持する必要があった。
７−３３４２６７号公報に記載したものなどがある。こ
の装置では、事前に動作周波数を変更する条件、動作周
波数を変更するモジュールの指定情報、および変更する
動作周波数の指定情報を記憶手段に記憶し、逐次入力さ
れるロジックＬＳＩの状態と記憶手段の動作周波数を変
更する条件とを比較し、比較結果が一致した場合に、そ
れに対応する動作周波数の変更を行っていた。これらの
装置では、ＣＰＵが動作する以前に、ＣＰＵが動作する
ための供給クロック周破数または、供給クロック周波数
を生成するための基準値を保持する必要があった。
【０００５】
【発明が解決しようとする課題】従来の制御装置は、い
ずれもＣＰＵが動作する前に何らかの手段、情報をもっ
て、ＣＰＵが動作するために静的な供給クロック周波数
を与える必要があった。そのため、この種の制御装置で
は、単位時間内においてＣＰＵの処理量が不確定な処理
を実行する際に、ＣＰＵ処理量の多い場合の処理量を勘
案してＣＰＵの動作クロックを設定しなければならな
い。この結果、処理量が結果的に少ない場合には、ＣＰ
Ｕが無駄な動作をするという問題がある。またＣＰＵ処
理の変化を想定し、さまざまな動作クロックを用意する
ことは、ハードウェア的に行えば基板面積、ソフトウェ
ア的に行えば記憶領域を圧迫させるなどの問題があっ
た。
ずれもＣＰＵが動作する前に何らかの手段、情報をもっ
て、ＣＰＵが動作するために静的な供給クロック周波数
を与える必要があった。そのため、この種の制御装置で
は、単位時間内においてＣＰＵの処理量が不確定な処理
を実行する際に、ＣＰＵ処理量の多い場合の処理量を勘
案してＣＰＵの動作クロックを設定しなければならな
い。この結果、処理量が結果的に少ない場合には、ＣＰ
Ｕが無駄な動作をするという問題がある。またＣＰＵ処
理の変化を想定し、さまざまな動作クロックを用意する
ことは、ハードウェア的に行えば基板面積、ソフトウェ
ア的に行えば記憶領域を圧迫させるなどの問題があっ
た。
【０００６】本発明の目的は、不必要な消費電力を押さ
え、ＣＰＵの能力を最大限に活用して一定時間内にＣＰ
Ｕの動作を終了させる、クロックの多段階変更制御装置
および多段階変更制御方法を提供することにある。
え、ＣＰＵの能力を最大限に活用して一定時間内にＣＰ
Ｕの動作を終了させる、クロックの多段階変更制御装置
および多段階変更制御方法を提供することにある。
【０００７】
【課題を解決するための手段】以上の課題を解決するた
めに、本発明のクロックの多段階変更制御装置および多
段階変更制御方法は、ＣＰＵへの供給クロックを動的に
変更するための手段を新たに追加する。
めに、本発明のクロックの多段階変更制御装置および多
段階変更制御方法は、ＣＰＵへの供給クロックを動的に
変更するための手段を新たに追加する。
【０００８】すなわち、本発明は、割込信号をを監視す
る監視手段と供給クロックの制御をするクロック制御手
段と、割込監視手段に対しソフトウェア処理の終了を告
げる処理終了通知機能を追加する。監視手段は、処理終
了信号を受ける送出手段、外部からの割込信号を受け、
ＣＰＵに通知する通知手段、ＣＰＵに通知した外部から
の割込信号の種類を供給クロック制御機構に指示する指
示手段を備える。
る監視手段と供給クロックの制御をするクロック制御手
段と、割込監視手段に対しソフトウェア処理の終了を告
げる処理終了通知機能を追加する。監視手段は、処理終
了信号を受ける送出手段、外部からの割込信号を受け、
ＣＰＵに通知する通知手段、ＣＰＵに通知した外部から
の割込信号の種類を供給クロック制御機構に指示する指
示手段を備える。
【０００９】またクロック制御手段は、内部にＣＰＵ供
給クロック上限に対し、複数倍のクロック周波数を外部
から入力する入力手段、分周比（率）の初期値としてＣ
ＰＵの許容最大クロック周波数に近似する分周比を保持
する格納手段と、クロックの分周比の演算をする演算手
段と、通知された割込信号の種類に応じて分周比を初期
化する初期化手段とを備える。
給クロック上限に対し、複数倍のクロック周波数を外部
から入力する入力手段、分周比（率）の初期値としてＣ
ＰＵの許容最大クロック周波数に近似する分周比を保持
する格納手段と、クロックの分周比の演算をする演算手
段と、通知された割込信号の種類に応じて分周比を初期
化する初期化手段とを備える。
【００１０】以上に説明した本発明は、計算処理量に応
じて自動的にＣＰＵの供給クロックの多段階変更をおこ
なう制御を行うことができ、ある一定時間間隔におい
て、ＣＰＵの処理量が変化し、かつ長時間動作し続ける
ようなリアルタイム処理に用いるコンピュータ装置の供
給クロックの多段階変更をおこなう際に使用する。
じて自動的にＣＰＵの供給クロックの多段階変更をおこ
なう制御を行うことができ、ある一定時間間隔におい
て、ＣＰＵの処理量が変化し、かつ長時間動作し続ける
ようなリアルタイム処理に用いるコンピュータ装置の供
給クロックの多段階変更をおこなう際に使用する。
【００１１】従って、本発明を用いることにより、動作
周波数を指定するための静的な情報、手段を必要としな
いで、ＣＰＵの計算処理量に応じて動的に、供給クロッ
クを切り替えることができるため、ＣＰＵの能力を最大
限に活用することができ、また電力消費量を低減させる
ことができる。
周波数を指定するための静的な情報、手段を必要としな
いで、ＣＰＵの計算処理量に応じて動的に、供給クロッ
クを切り替えることができるため、ＣＰＵの能力を最大
限に活用することができ、また電力消費量を低減させる
ことができる。
【００１２】
【実施の形態】次に、本発明のクロックの周波数多段階
変更制御装置および周波数多段階変更制御方法について
図面を参照して説明する。図１は本発明の実施例のクロ
ックの周波数多段階変更制御装置のブロック図である。
図１において、ＣＰＵｌの割込ボートは割込監視部２を
経由して外部の装置または回路と接続する。割り込み監
視部２の割り込み監視は、キーボード４から割り込み監
視処理に対応するキーの、キー操作によって行う。また
割り込み監視部２には、各種制御信号送出部５からの制
御信号を送出する。ＣＰＵ１ヘのクロック信号の供給
は、供給クロック制御機構３を経由して供給される。
変更制御装置および周波数多段階変更制御方法について
図面を参照して説明する。図１は本発明の実施例のクロ
ックの周波数多段階変更制御装置のブロック図である。
図１において、ＣＰＵｌの割込ボートは割込監視部２を
経由して外部の装置または回路と接続する。割り込み監
視部２の割り込み監視は、キーボード４から割り込み監
視処理に対応するキーの、キー操作によって行う。また
割り込み監視部２には、各種制御信号送出部５からの制
御信号を送出する。ＣＰＵ１ヘのクロック信号の供給
は、供給クロック制御機構３を経由して供給される。
【００１３】図２は本発明の実施例のクロックの多段階
変更制御装置を示すフローチャートの一例である。以下
の処理は図１におけるＣＰＵ１の内部の記憶領域に格納
されているプログラム部により判断または実行をする。
この図２において、ステップ２１０（以下、Ｓ２１０と
略称する）において外部または内部要因による処理の有
無の判定を行う。
変更制御装置を示すフローチャートの一例である。以下
の処理は図１におけるＣＰＵ１の内部の記憶領域に格納
されているプログラム部により判断または実行をする。
この図２において、ステップ２１０（以下、Ｓ２１０と
略称する）において外部または内部要因による処理の有
無の判定を行う。
【００１４】これらの要因があれば（Ｓ２１０において
ＹＥＳのとき）、Ｓ２２０に進んで計算処理量に応じて
自動的にＣＰＵ１の供給クロックの多段階変更をおこな
う制御を行い、ある一定時間間隔において、ＣＰＵ１の
処理量が変化し、かつ長時間動作し続けるようなリアル
タイム処理に用いるコンピュータ装置の供給クロックの
多段階変更をおこなう処理を実行する。外部または内部
要因がなければ（Ｓ２１０において、ＮＯのとき）に
は、Ｓ２３０に進んで、処理終了通知をする。以上の処
理は繰り返し行われる。
ＹＥＳのとき）、Ｓ２２０に進んで計算処理量に応じて
自動的にＣＰＵ１の供給クロックの多段階変更をおこな
う制御を行い、ある一定時間間隔において、ＣＰＵ１の
処理量が変化し、かつ長時間動作し続けるようなリアル
タイム処理に用いるコンピュータ装置の供給クロックの
多段階変更をおこなう処理を実行する。外部または内部
要因がなければ（Ｓ２１０において、ＮＯのとき）に
は、Ｓ２３０に進んで、処理終了通知をする。以上の処
理は繰り返し行われる。
【００１５】本実施例では、処理終了通知がクロック多
段階変更処理の終了を示す信号を図１における、割込ポ
ートを利用して割込監視部２を経由して、図１における
供給クロック制御部３に通知する。通知後は、再びクロ
ック多段階変更処理を行う。
段階変更処理の終了を示す信号を図１における、割込ポ
ートを利用して割込監視部２を経由して、図１における
供給クロック制御部３に通知する。通知後は、再びクロ
ック多段階変更処理を行う。
【００１６】一方、図１におけるキーボード４や、各種
制御信号５等の外部からの割込は、割込監視部２を経由
してＣＰＵ１に通知する。この際には、割込監視部２は
外部からの割込種別を供給クロック制御部３に通知す
る。
制御信号５等の外部からの割込は、割込監視部２を経由
してＣＰＵ１に通知する。この際には、割込監視部２は
外部からの割込種別を供給クロック制御部３に通知す
る。
【００１７】図３は、図１における供給クロック制御部
３の詳細な構成を説明するためのブロック図である。図
３において、外部からのクロック８は、クロック分周回
路９で分周されてＣＰＵｌに分周後のクロック信号を供
給する。クロック分周回路が使用する分周率は、分周率
計算部１４の算出結果による。一方、外部からのクロッ
クは、分周率計算部１４にも送出される。
３の詳細な構成を説明するためのブロック図である。図
３において、外部からのクロック８は、クロック分周回
路９で分周されてＣＰＵｌに分周後のクロック信号を供
給する。クロック分周回路が使用する分周率は、分周率
計算部１４の算出結果による。一方、外部からのクロッ
クは、分周率計算部１４にも送出される。
【００１８】この分周率計算部１４は、内部に演算回路
１２と、数個のレジスタ１３を有する。外部から供給さ
れるクロック信号は、演算回路１２で加算されレジスタ
１３で保持される。さらに割込監視部２から通知される
割込信号１１も演算回路１２で加算されレジスタ１３に
保持される。レジスタ１３には、この他に、分周率の初
期設定値、処理終了回数等の情報を保持する。
１２と、数個のレジスタ１３を有する。外部から供給さ
れるクロック信号は、演算回路１２で加算されレジスタ
１３で保持される。さらに割込監視部２から通知される
割込信号１１も演算回路１２で加算されレジスタ１３に
保持される。レジスタ１３には、この他に、分周率の初
期設定値、処理終了回数等の情報を保持する。
【００１９】供給クロック制御部３は、レジスタ１３に
保持された外部クロック８のカウント数が一定値になる
と、処理終了回数通知の数を参照し、ＣＰＵ１が次の一
定時間内で、処理可能な最低限のクロックに近似した分
周率を直前の同一時間内で通知された外部クロックのカ
ウント数から求め、クロック分周回路９に通知する。ま
た供給クロック制御部３は、処理終了通知の数が一定以
上になると、外部クロック８のカウント数を参照してこ
れまでと同様に分周率を求める。
保持された外部クロック８のカウント数が一定値になる
と、処理終了回数通知の数を参照し、ＣＰＵ１が次の一
定時間内で、処理可能な最低限のクロックに近似した分
周率を直前の同一時間内で通知された外部クロックのカ
ウント数から求め、クロック分周回路９に通知する。ま
た供給クロック制御部３は、処理終了通知の数が一定以
上になると、外部クロック８のカウント数を参照してこ
れまでと同様に分周率を求める。
【００２０】一方、図１のキーボード４等から通知され
る、即時応答を要求されるような割込を分周率計算部１
４が受けた場合は、ＣＰＵ１への供給クロックの分周率
を保持するレジスタ１３を初期化する。これにより、Ｃ
ＰＵ１には、ＣＰＵ１が許容する最大のクロック周波数
が供給される。
る、即時応答を要求されるような割込を分周率計算部１
４が受けた場合は、ＣＰＵ１への供給クロックの分周率
を保持するレジスタ１３を初期化する。これにより、Ｃ
ＰＵ１には、ＣＰＵ１が許容する最大のクロック周波数
が供給される。
【００２１】以上に説明した実施例では、割込信号を監
視する割り込み監視部２と供給クロックの制御をするク
ロック制御部３と、割込監視部２に対しソフトウェア処
理の終了を告げる処理終了通知により、クロックの多段
階変更処理を行い、クロック制御部３において内部にＣ
ＰＵ１の供給クロック上限に対し、複数倍のクロック周
波数を外部から入力し、分周率の初期値としてＣＰＵ１
の許容最大クロック周波数に近似する分周比を保持し、
クロックの分周比の演算をして通知された割込信号の種
類に応じて分周比を初期化する。
視する割り込み監視部２と供給クロックの制御をするク
ロック制御部３と、割込監視部２に対しソフトウェア処
理の終了を告げる処理終了通知により、クロックの多段
階変更処理を行い、クロック制御部３において内部にＣ
ＰＵ１の供給クロック上限に対し、複数倍のクロック周
波数を外部から入力し、分周率の初期値としてＣＰＵ１
の許容最大クロック周波数に近似する分周比を保持し、
クロックの分周比の演算をして通知された割込信号の種
類に応じて分周比を初期化する。
【００２２】またＣＰＵ１へのクロック供給は、供給ク
ロック制御部３を経由して供給する。ＣＰＵ処理の終了
は、割込ポートを利用して割込監視部２を経由して供給
クロック制御部３に通知する。
ロック制御部３を経由して供給する。ＣＰＵ処理の終了
は、割込ポートを利用して割込監視部２を経由して供給
クロック制御部３に通知する。
【００２３】一方、キーボード４や、各種制御信号送出
部５等の外部からの割込は、割込監視部２を経由してＣ
ＰＵ１に通知する。この際、割込監視部２は、外部から
の割込種別を供給クロック部３に通知する。供給クロッ
ク制御部３は、処理終了個数通知、または外部クロック
のカウント数を参照して分周率を求める。
部５等の外部からの割込は、割込監視部２を経由してＣ
ＰＵ１に通知する。この際、割込監視部２は、外部から
の割込種別を供給クロック部３に通知する。供給クロッ
ク制御部３は、処理終了個数通知、または外部クロック
のカウント数を参照して分周率を求める。
【００２４】これにより、本実施例では、計算処理量に
応じて自動的にＣＰＵ１の供給クロックの多段階変更を
おこなう制御を行うことができ、ある一定時間間隔にお
いて、ＣＰＵ１の処理量が変化し、かつ長時間動作し続
けるようなリアルタイム処理に用いるコンピュータ装置
の供給クロックの多段階変更をおこなうことができる。
応じて自動的にＣＰＵ１の供給クロックの多段階変更を
おこなう制御を行うことができ、ある一定時間間隔にお
いて、ＣＰＵ１の処理量が変化し、かつ長時間動作し続
けるようなリアルタイム処理に用いるコンピュータ装置
の供給クロックの多段階変更をおこなうことができる。
【００２５】従って、本発明を用いることにより、動作
周波数を指定するための静的な情報、手段を必要としな
いで、ＣＰＵ１の計算処理量に応じて動的に供給クロッ
クを切り替えることができるため、ＣＰＵ１の能力を最
大限に活用することができ、また電力消費量を低減させ
ることができる。
周波数を指定するための静的な情報、手段を必要としな
いで、ＣＰＵ１の計算処理量に応じて動的に供給クロッ
クを切り替えることができるため、ＣＰＵ１の能力を最
大限に活用することができ、また電力消費量を低減させ
ることができる。
【００２６】
【発明の効果】以上説明したように、本発明のクロック
の周波数多段階変更制御装置および周波数多段階変更制
御方法による計算処理量に応じて自動的にＣＰＵの供給
クロックの多段階変更を行うことにより、動作周波数を
指定するための静的な情報、手段を必要とせず、ＣＰＵ
の計算処理量に応じて動的に、供給クロックを切り替え
ることができるため、ＣＰＵの能力を最大限に活用する
ことができるだけでなく、電力消費量を低減することが
できるという効果を奏することができる。
の周波数多段階変更制御装置および周波数多段階変更制
御方法による計算処理量に応じて自動的にＣＰＵの供給
クロックの多段階変更を行うことにより、動作周波数を
指定するための静的な情報、手段を必要とせず、ＣＰＵ
の計算処理量に応じて動的に、供給クロックを切り替え
ることができるため、ＣＰＵの能力を最大限に活用する
ことができるだけでなく、電力消費量を低減することが
できるという効果を奏することができる。
【図１】本発明のクロックの周波数多段階変更制御装置
および周波数多段階変更制御方法の実施例の構成を説明
するブロック図である。
および周波数多段階変更制御方法の実施例の構成を説明
するブロック図である。
【図２】図１に示すクロックの周波数多段階変更制御装
置の動作を説明するためのフローチャートである。
置の動作を説明するためのフローチャートである。
【図３】図１に示すクロックの周波数多段階変更制御装
置の具体的な構成を説明するブロック図である。
置の具体的な構成を説明するブロック図である。
１ ＣＰＵ ２ 割込監視部 ３ 供給クロック制御部 ４ キーボード ５ 各種制御信号送出部 ８ 外部からの供給クロック ９ クロック分周回路 １１ 割込信号 １２ 演算回路 １３ レジスタ １４ 分周率計算部
Claims (4)
- 【請求項１】ＣＰＵと、割込み監視部と、供給クロック
制御部とからなり、外部からの供給クロックを動的、か
つ多段階に変更して、ＣＰＵにクロックを供給するクロ
ックの周波数多段階変更制御装置であって、 前記割込み監視部は、 ＣＰＵからの処理終了を監視して前記供給クロック制御
部に通知する手段と、 外部からの割り込みを監視してＣＰＵに通知するととも
に前記供給クロック制御部に割込み種別を通知する手段
とを備え、 前記供給クロック制御部は、 ＣＰＵの処理終了個数をカウントして供給クロックを求
める手段と、 外部クロックのカウント数を参照して供給クロックを求
める手段と、 供給クロック分周率の初期値をＣＰＵの許容最大クロッ
クに近似する値として持つ手段と、 必要に応じてＣＰＵの分周率を初期化する手段とを備え
ることを特徴とするクロックの周波数多段階変更制御装
置。 - 【請求項２】前記ＣＰＵから前記割込み監視部への処理
終了および割込み監視部からＣＰＵへの割込み通知をＣ
ＰＵの割込みポートを介して行われることを特徴とする
請求項１に記載のクロックの周波数多段階変更制御装
置。 - 【請求項３】ＣＰＵと、割込み監視部と、供給クロック
制御部とからなる周波数多段階変更制御装置であって、 前記割込み監視部において、 ＣＰＵからの処理終了を監視して前記供給クロック制御
部に通知し、 外部からの割り込みを監視してＣＰＵに通知するととも
に前記供給クロック制御部に割込み種別を通知し、 前記供給クロック制御部において、 ＣＰＵの処理終了個数をカウントして供給クロックを求
め、 外部クロックのカウント数を参照して供給クロックを求
め、 供給クロック分周率の初期値をＣＰＵの許容最大クロッ
クに近似する値として持ち、 必要に応じてＣＰＵの分周率を初期化することよって、
外部からの供給クロックを動的、かつ多段階に変更し
て、ＣＰＵにクロックを供給することを特徴とするクロ
ックの周波数多段階変更制御方法。 - 【請求項４】前記ＣＰＵから前記割込み監視部への処理
終了および割込み監視部からＣＰＵへの割込み通知をＣ
ＰＵの割込みポートを介して行われることを特徴とする
請求項３に記載のクロックの周波数多段階変更制御方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8233950A JP2856715B2 (ja) | 1996-09-04 | 1996-09-04 | クロックの周波数多段階変更制御装置および周波数多段階変更制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8233950A JP2856715B2 (ja) | 1996-09-04 | 1996-09-04 | クロックの周波数多段階変更制御装置および周波数多段階変更制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1078828A JPH1078828A (ja) | 1998-03-24 |
| JP2856715B2 true JP2856715B2 (ja) | 1999-02-10 |
Family
ID=16963170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8233950A Expired - Fee Related JP2856715B2 (ja) | 1996-09-04 | 1996-09-04 | クロックの周波数多段階変更制御装置および周波数多段階変更制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2856715B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010039791A (ja) * | 2008-08-05 | 2010-02-18 | Toshiba Corp | 携帯端末装置 |
| WO2011155047A1 (ja) * | 2010-06-10 | 2011-12-15 | 富士通株式会社 | マルチコアプロセッサシステム、電力制御方法、および電力制御プログラム |
-
1996
- 1996-09-04 JP JP8233950A patent/JP2856715B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1078828A (ja) | 1998-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2762670B2 (ja) | データ処理装置 | |
| US5355503A (en) | Event driven scanning of data input equipment using multi-input wake-up techniques | |
| US5280283A (en) | Memory mapped keyboard controller | |
| KR960003412B1 (ko) | 컴퓨터 전력 관리 시스템 | |
| US5261114A (en) | Method and apparatus for providing down-loaded instructions for execution by a peripheral controller | |
| US7321979B2 (en) | Method and apparatus to change the operating frequency of system core logic to maximize system memory bandwidth | |
| US5925115A (en) | Method and system for extending interrupt sources and implementing hardware based and software based prioritization of interrupts for an embedded processor | |
| US6633940B1 (en) | Method and apparatus for processing interrupts in a computing system | |
| EP0556280A1 (en) | Internal interrupt controller for a peripheral controller | |
| JP3284311B2 (ja) | データ処理システムにおける通信バス制御装置およびバス制御方法 | |
| JPH04256030A (ja) | 情報処理装置の割り込み方式 | |
| US5623687A (en) | Reset configuration in a data processing system and method therefor | |
| JP2856715B2 (ja) | クロックの周波数多段階変更制御装置および周波数多段階変更制御方法 | |
| US6574693B1 (en) | Method and apparatus for gating interrupts in a computing system | |
| US6526514B1 (en) | Method and apparatus for power management interrupt processing in a computing system | |
| EP0237311A2 (en) | Instruction sequencer branch mechanism | |
| EP0464393B1 (en) | Signal processor | |
| JP3129397B2 (ja) | マイクロコンピュータ用エミュレーション装置 | |
| JPH09138720A (ja) | 表示制御装置 | |
| JP2738141B2 (ja) | シングルチップマイクロコンピュータ | |
| KR0174356B1 (ko) | 퍼스널컴퓨터의 전력제어방법 및 그 장치 | |
| JP2003122600A (ja) | ウォッチドッグタイマ装置 | |
| JPH0553680A (ja) | 計算機の電力制御装置 | |
| JPS62293331A (ja) | デ−タ処理装置 | |
| JPH0786792B2 (ja) | 情報処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |