JPH0991137A - データ処理装置 - Google Patents

Abstract

(57)【要約】 【課題】 可変語長命令からなるプログラムにおいてス
キップすべき命令が多数連続している場合、高速に命令
をスキップして、演算速度を高速化する。 【解決手段】 プログラムメモリ１４には、可変語長命
令が格納されており、その各可変語長命令を構成するオ
ペコード部およびオペランド部毎に命令先頭情報とパワ
ーフローレジスタ１１ａの値に基づく実行条件とからな
るラベルを設け、そのラベルを同時に複数読出せるよう
データメモリ１５に格納する。プロセッサ１１は、可変
語長命令を実行する場合は、まずデータメモリ１５から
複数のラベルを読出して、そのラベルの実行条件に基づ
き命令を判断して、実行すべき可変語長命令の場合はプ
ログラムメモリ１４から読出して実行する一方、スキッ
プする可変語長命令の場合は、そのオペコード部さえも
プログラムメモリ１４から読出さずにスキップする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、可変語長命令から
なるプログラムを実行してデータ処理を行うデータ処理
装置に関する。

【０００２】

【従来の技術】従来、可変語長方式の命令（以下、「可
変語長命令」という。）を扱うデータ処理装置では、可
変語長命令を構成する一定長のオペコード部と、命令に
よって語数の異なるアドレス部とをプログラムメモリ内
の連続したアドレスに格納しており、プロセッサがアド
レスに従って可変語長命令を構成するオペコード部とア
ドレス部とを順に読込んで、演算実行するようにしてい
る。

【０００３】ところで、このような可変語長命令を実行
するデータ処理装置では、何らかの要因で実行条件が成
立せず演算をスキップさせる場合、プロセッサは次に実
行する命令の先頭を読込むまで命令を実行できず、事実
上その演算実行を停止していた。

【０００４】このため、このような可変語長命令を扱う
データ処理装置では、命令演算をスキップさせる場合、
次に実行する命令の先頭をいかに高速に読み出すかが課
題であり、従来は、例えば、以下（１）〜（３）に示す
ような方法で命令演算をスキップして、次に実行する命
令を高速に読出すようにしていた。

【０００５】（１）図７に示すように、プログラムメモ
リＰＭに格納される各命令の先頭語に、命令先頭である
か否かを示す認識ビットＤ１を付けて、各命令の命令先
頭を容易に認識して、次の命令先頭までのスキップする
方法。

【０００６】（２）図８に示すように、プログラムメモ
リＰＭに格納される各命令の命令毎に命令語長を示すテ
ーブルＴを別エリアに設けておき、ある命令をスキップ
させる場合には、その命令の語長をテーブルから読み出
し、プログラムカウンタに加算等することで、次の命令
先頭までのスキップする方法。

【０００７】（３）図９に示すように、プログラムメモ
リＰＭに格納される各命令の先頭語（通常は、オペコー
ド部）にその命令の語長データＤ２を組み込んでおき、
語長データＤ２に基づいてその語長分だけスキップする
ことで次の命令を読み出す方法。

【０００８】

【発明が解決しようとする課題】しかし、従来の上記
（１）の方法では、次に実行すべき命令の先頭語までス
キップする場合、スキップする途中の命令のオペコード
部や、アドレス部を全て読み出さなければならなかった
ので、その途中の命令の読出しに時間がかかり、効率が
悪いという問題があった。

【０００９】また、従来の上記（２）の方法では、命令
語の語長を示すテーブルのデータを読み出すことで次の
命令先頭までのスキップ数を算出しているため、プロセ
ッサがスキップすべき各命令に対応したテーブルアドレ
スを算出してテーブルデータを読出す必要があり、その
算出に時間を要する、という問題があった。

【００１０】また、従来の上記（３）の方法では、オペ
コード部の先頭にその命令語の語数を組み込んでいるの
で、オペコード部として１語中の情報ビットが減少する
ことや、従来から使用されてきた命令語にこのような情
報ビットは新たに追加することはできない、という問題
点があった。

【００１１】このように、従来の上記（１）〜（３）の
方法では、各命令先頭のオペコード部を読み出すことな
しに、各命令のスキップ数を判別することはできず、さ
らに上記（１）〜（３）の従来方法では、各命令先頭の
オペコード部を読み出すことなしに、その命令を実行す
るのか、あるいはスキップするのかが判別できなかった
ため、スキップすべき命令が多数連続している場合、そ
のスキップすべき各命令の命令先頭を全て読み出す必要
があり、スキップすべき各命令の命令先頭の読出しに時
間がかかる、という問題があった。

【００１２】そこで、本発明は、このような問題に着目
してなされたもので、可変語長命令からなるプログラム
においてスキップすべき命令が多数連続している場合で
も、高速にスキップして命令実行が可能なデータ処理装
置を提供することを目的とする。

【００１３】

【課題を解決するための手段】上記目的を達成するた
め、請求項１記載の発明では、オペコード部と、命令に
よって語数の異なるアドレス部とで構成された可変語長
命令からなるプログラムを実行してデータ処理を行うデ
ータ処理装置において、可変語長命令を構成するオペコ
ード部およびアドレス部を、オペコード部およびアドレ
ス部毎に連続するアドレスに格納して上記プログラムを
記憶したプログラム記憶手段と、上記プログラム記憶手
段に格納された上記可変語長命令のオペコード部および
アドレス部毎に対応して設定されたラベルを同一アドレ
スに複数記憶したラベル記憶手段と、上記ラベル記憶手
段の同一アドレスに複数記憶されたラベルを１回のアク
セスで同時に読出し、その複数のラベルを参照し上記プ
ログラム記憶手段から可変語長命令を読出して実行する
命令実行手段と、を具備することを特徴とする。

【００１４】請求項２記載の発明では、請求項１記載の
データ処理装置において、ラベル記憶手段は、可変語長
命令を構成するオペコード部およびアドレス部が命令先
頭であるか否かを示す命令先頭情報と、可変語長命令を
構成するオペコード部およびアドレス部が演算実行する
ものであるか否かを示す実行条件と、からなるラベルを
記憶する、ことを特徴とする。

【００１５】請求項３記載の発明では、請求項２記載の
データ処理装置において、命令実行手段は、複数のラベ
ルを参照し上記プログラム記憶手段から可変語長命令を
読出して実行する際、１回のアクセスで同時に複数読出
したラベルのうち、命令先頭情報に基づき命令先頭を示
しているラベルがあるか否かを判断し、命令先頭を示し
ているラベルがない場合には、ラベル記憶手段から次の
アドレスに複数記憶されたラベルを読出す一方、命令先
頭を示しているラベルがある場合には、続いてそのラベ
ルの実行条件を判断して、その実行条件が演算実行を示
していれば対応するオペコード部またはアドレス部を上
記プログラム記憶手段から読出して実行し、演算実行を
示していなければ対応するオペコード部またはアドレス
部を上記プログラム記憶手段から読出さずにスキップす
る、ことを特徴とする。

【００１６】請求項４記載の発明では、請求項２記載の
データ処理装置において、命令実行手段は、基本命令が
実行された際にその演算結果が設定されると共に、その
設定が上記基本命令に続く応用命令の実行条件の判断に
使用されるパワーフローレジスタを有し、プログラム記
憶手段は、上記基本命令および応用命令の可変語長命令
からなるプログラムを記憶する一方、ラベル記憶手段
は、命令先頭情報と、可変語長命令を構成するオペコー
ド部およびアドレス部が演算実行するものであるか否か
を上記パワーフローレジスタの設定に基づいて示す実行
条件と、からなるラベルを記憶し、上記命令実行手段
は、上記ラベル記憶手段の同一アドレスに複数記憶され
たラベルを１回のアクセスで同時に読出し、その複数の
ラベルを参照し上記プログラム記憶手段から可変語長命
令を読出して実行するプログラム実行処理をサイクリッ
クに行う、ことを特徴とする。

【００１７】請求項５記載の発明では、請求項４記載の
データ処理装置において、命令実行手段は、複数のラベ
ルを参照し上記プログラム記憶手段から可変語長命令を
読出して実行する際、１回のアクセスで同時に複数読出
したラベルのうち、命令先頭情報に基づき命令先頭を示
しているラベルがあるか否かを判断し、命令先頭を示し
ているラベルがない場合には、ラベル記憶手段から次の
アドレスに複数記憶されたラベルを読出す一方、命令先
頭を示しているラベルがある場合には、続いてそのラベ
ルの実行条件をパワーフローレジスタの設定に基づき判
断して、その実行条件がパワーフローレジスタの設定に
基づき演算実行を示していれば対応するオペコード部ま
たはアドレス部を上記プログラム記憶手段から読出して
実行し、パワーフローレジスタの設定に基づき演算実行
を示していなければ対応するオペコード部またはアドレ
ス部を上記プログラム記憶手段から読出さずにスキップ
する、ことを特徴とする。

【００１８】このため、以上のように構成された請求項
１〜５記載の発明では、プログラム記憶手段は、可変語
長命令を構成するオペコード部およびアドレス部をその
オペコード部およびアドレス部毎に連続するアドレスに
格納してプログラムを記憶し、ラベル記憶手段は、可変
語長命令のオペコード部およびアドレス部毎に対応して
設定されたラベルを同一アドレスに複数記憶しているの
で、命令実行手段は、ラベル記憶手段の同一アドレスに
複数記憶されたラベルを１回のアクセスで同時に読出し
て、その同時に読出した複数のラベルを参照しプログラ
ム記憶手段から可変語長命令を読出して実行する。

【００１９】

【発明の実施の形態】以下、本発明に係るデータ処理装
置の実施形態を図面に基づいて説明する。

【００２０】図１に、本発明に係るデータ処理装置の実
施形態であるプログラマブルコントローラの構成を示
す。

【００２１】このプログラマブルコントローラは、図に
示すように、プロセッサ１１と、システムプログラムが
格納されたシステムメモリ１２と、プロセッサ１１のワ
ークエリアとして使用されるワークメモリ１３と、ユー
ザプログラムメモリ１４と、データメモリ１５と、入出
力（Ｉ／Ｏ）インタフェース１６と、がアドレスバスや
データバスからなる内部バス１７を介し接続して構成さ
れている。

【００２２】プロセッサ１１は、システムメモリ１２に
格納されたシステムプログラムを実行することにより、
いわゆる入出力処理、プログラム実行処理、周辺サービ
ス処理等をサイクリックに行うもので、プログラム実行
処理の際、命令実行手段として機能して、後述する図６
に示す手順でユーザプログラムメモリ１４に格納された
ユーザプログラムを構成するラダー言語等の各可変語長
命令を読出し、またはスキップして演算実行を行うもの
である。

【００２３】そして、このプロセッサ１１は、図に示す
ように、パワーフローレジスタ１１ａを内蔵している。

【００２４】パワーフローレジスタ１１ａは、“ＬＯＡ
Ｄ”や“ＡＮＤ”、“ＯＲ”等の基本命令が実行された
際、その演算結果を１ビットで設定するもので、その設
定に基づいてユーザプログラム中でその基本命令に続く
応用命令を演算実行するのか、あるいは演算実行しない
のかを判断するために使用されるもので、プログラム実
行処理等をサイクリックに行うプログラマブルコントロ
ーラ特有のものである。

【００２５】ユーザプログラムメモリ１４は、プログラ
ム記憶手段として、上記基本命令や応用命令からなるラ
ダー言語等の各種可変語長命令をユーザの設定によりプ
ログラミングしたユーザプログラムを予め記憶したもの
である。

【００２６】データメモリ１５は、入出力（Ｉ／Ｏ）デ
ータを記憶すると共に、ラベル記憶手段としてユーザプ
ログラムメモリ１４に格納されたユーザプログラムを構
成する各可変語長命令のオペコード部およびアドレス部
の命令構成要素毎に後述するラベルを記憶したものであ
る。

【００２７】図２は、ユーザプログラムメモリ１４にお
けるユーザプログラムを構成する可変語長命令の格納方
法を示している。

【００２８】ユーザプログラムメモリ１４は、ユーザプ
ログラムを構成する各可変語長命令を、その命令を構成
するオペコード部およびアドレス部の命令構成要素毎に
連続したアドレスに格納している。

【００２９】具体的には、ユーザプログラムメモリ１４
では、図に示すように、例えば可変語長命令（図では
「命令」という。）１〜４をその命令構成要素毎に連続
したアドレス“×××１〜×××７”に格納しており、
可変語長命令１は、オペコード部の先頭語のみからなる
ので１つのアドレス“×××１”に格納しており、可変
語長命令２は、オペコード部の先頭語と、２つのアドレ
ス部とからなるので連続した３つのアドレス“×××２
〜×××４”に格納し、可変語長命令３は、オペコード
部の先頭語と、１つのアドレス部とからなるので連続し
た２つのアドレス“×××５〜×××６”に格納し、可
変語長命令４は、オペコード部の先頭語のみからなるの
で１つのアドレス“×××７”に格納している。

【００３０】なお、各アドレスに格納された各可変語長
命令１〜４のオペコード部およびアドレス部の命令構成
要素毎に、次に説明する命令先頭情報と実行条件とから
なるラベル１〜１０が設定される。

【００３１】図３は、各可変語長命令を構成するオペコ
ード部およびアドレス部の命令構成要素毎に設定される
ラベルＬの内容を示している。

【００３２】ラベルＬは、図に示すように、Ｌ０〜Ｌ３
の４ビットで構成されており、最上位１ビットＬ３が、
対応するオペコード部およびアドレス部が命令の先頭語
であるか否かを示す命令先頭情報であり、下位３ビット
Ｌ２〜Ｌ０が、プロセッサ１１のパワーフローレジスタ
の値（ＰＦ）に基づいて演算実行するか否かを示す実行
条件である。

【００３３】具体的には、命令先頭情報であるＬ３のビ
ットが“１”の場合は、命令先頭であり、Ｌ３のビット
が“０”の場合は、命令先頭でないことを示している。
また、実行条件であるＬ２〜Ｌ０の下位３ビットが、
“０００”の場合は、必ず演算実行するという実行条件
を示しており、“００１”の場合は、パワーフローレジ
スタ１１ａの値（ＰＦ）が“１”のときに演算実行し、
“０１０”の場合は、パワーフローレジスタ１１ａの値
（ＰＦ）が“０”のときに演算実行し、“１１１”の場
合は、常に演算実行しないという実行条件を示してい
る。

【００３４】図４は、図２に示すプログラムメモリ１４
に格納された各可変語長命令の命令構成要素毎のラベル
１〜７の内容の具体例を示している。

【００３５】つまり、図に示すように、ラベル１は“１
０００”と設定され、対応するオペコード部またはアド
レス部が命令先頭で必ず演算実行するものである、とい
うことを示しており、ラベル２，５は“１００１”と設
定され、対応するオペコード部またはアドレス部が命令
先頭でパワーフローレジスタ１１ａの値（ＰＦ）が
“１”のとき演算実行するものであるということを示し
ている。

【００３６】また、ラベル３，４，６は“００００”と
設定され、対応するオペコード部またはアドレス部が命
令先頭でないということを示しており、ラベル７は“１
０１０”と設定され、対応するオペコード部またはアド
レス部が命令先頭でパワーフローレジスタ１１ａの値
（ＰＦ）が“０”のとき演算実行するものであるという
ことを示している。

【００３７】図５は、データメモリ１５におけるラベル
の格納方法を示している。

【００３８】データメモリ１５は、図示はしていないが
入出力データを１６ビットで格納しているので、図に示
すようにその入出力データの格納エリアとは別エリア
に、可変語長命令の命令構成要素毎の上述した４ビット
のラベルを、同一アドレスに４個ずつ格納して、１回の
アクセスで４個のラベルを同時に読み出せるようにして
いる。

【００３９】具体的には、図に示すように、アドレス
“△△△１”にラベル１〜４を格納しており、アドレス
“△△△２”にラベル５〜８を格納し、・・・アドレス
“△△△３”にラベル９〜１２を格納し、・・・という
ように連続した４個のラベルを同一アドレスに順に格納
している。

【００４０】次に、以上のように構成されたプログラマ
ブルコントローラの演算処理を説明する。

【００４１】図６に、このプログラマブルコントローラ
の演算処理の手順を示す。

【００４２】プログラマブルコントローラでは、プロセ
ッサ１が演算処理を行うが、プロセッサ１は、まず、デ
ータメモリ１５におけるラベルの格納エリアにアクセス
して、同一アドレスに格納された４個のラベルを同時に
読出し（ステップ１００）、読出した４個の各ラベルの
最上位ビットの命令先頭情報を参照して、その４個の各
ラベルのうち、ラベルの番号の若い順に着目していって
命令先頭情報が“１”、すなわち命令先頭情報が命令先
頭を示しているラベルがあるか否かを判断する（ステッ
プ２００）。

【００４３】ここで、命令先頭情報が命令先頭を示して
いるラベルがない場合には（ステップ２００“Ｎ
ｏ”）、上記ステップ１００の処理に戻って次のアドレ
スの４個のラベルを読出す。

【００４４】その一方、命令先頭情報が命令先頭を示し
ているラベルがある場合には（ステップ２００“Ｙｅ
ｓ”）、続いてそのラベルの下位３ビットからなる実行
条件が演算実行を示しているか否かを判断して（ステッ
プ３００）、その実行条件が演算実行を示している場合
のみ（ステップ３００“Ｙｅｓ”）、図示しないプログ
ラムカウンタの値等を基に該当するオペコード部やアド
レス部等の命令構成要素をプログラムメモリ１４から読
出して（ステップ４００）、その命令構成要素の演算を
実行する（ステップ５００）。

【００４５】ここで、命令構成要素の演算実行とは、０
アドレス方式の命令語であれば、そのオペコード部を解
読して実行し、０アドレス方式以外の命令語であれば、
その命令構成要素がオペコード部である場合には、その
オペコード部の解読や、その解読結果に応じた演算回路
の選択等、命令構成要素がアドレス部である場合には、
そのアドレス部が示すオペランドであるデータをデータ
メモリ１５から読出して上記選択した演算回路により演
算等させる処理をいう。

【００４６】そして、再度上記ステップ２００の処理に
戻って、同時に読出した残りのラベルに命令先頭情報が
命令先頭を示しているラベルがあるか否かを判断し、命
令先頭情報が命令先頭を示しているラベルがある場合に
は（ステップ２００“Ｙｅｓ”）、上記ステップ３００
〜５００の処理を同様に行う一方、命令先頭情報が命令
先頭を示しているラベルがない場合には（ステップ２０
０“Ｎｏ”）、上記ステップ１００の処理に戻って次の
アドレスの４個のラベルを読出すようにする。

【００４７】次に、図４や図５に示すラベル１〜７を参
照して、図６に示す演算処理の流れを具体的に説明す
る。

【００４８】なお、プロセッサ１１内のパワーフローレ
ジスタ１１ａの値（ＰＦ）は、最初“０”に設定されて
いるものとする。

【００４９】まず、プロセッサ１１は、図６のステップ
１００の処理により、データメモリ１５のアドレス“△
△△１”からラベル１〜４を同時に読出し、図４に示す
ようにラベル１は“１０００”であり、命令先頭で必ず
演算実行するという内容を示しているので、ステップ２
００の処理により命令先頭のラベルと判断され、続くス
テップ３００の判断により演算実行と判断されるので、
ステップ４００，５００の処理により、ラベル１に対応
した命令構成要素である命令１のオペコード部をプログ
ラムメモリ１４から読出して演算実行し、ステップ２０
０の処理に戻る。

【００５０】ステップ２００の処理に戻ると、次に、ラ
ベル１と同時に読出した残りのラベル２〜４のうち、ラ
ベル２の内容が図４に示すように“１００１”で、命令
先頭でＰＦ＝１のとき演算実行という内容を示している
ので、このステップ２００の判断でラベル２が命令先頭
のラベルと判断される。そして、続くステップ３００の
判断により、パワーフローレジスタ１１ａの値が“０”
に設定されているので、演算実行せずと判断され、ステ
ップ４００，５００の読出しおよび演算実行の処理を行
わずスキップして、ステップ２００の処理に戻る。

【００５１】ステップ２００の処理に戻ると、次に、残
りのラベル３，４の内容が、図４に示すように共に“０
０００”であるので、このステップ２００の判断で、命
令先頭のラベルなしと判断され、ステップ３００〜５０
０の処理であるラベル３，４に対応した命令構成要素で
ある命令２のアドレス部の読出しや、演算実行等を行わ
ずにスキップして、ステップ１００の処理に戻る。その
結果、命令２については、何らオペコード部およりアド
レス部の読出しも演算も行われないことになる。

【００５２】ステップ１００の処理に戻ると、プロセッ
サ１１は、図５に示すようにデータメモリ１５の次のア
ドレス“△△△２”を指定してラベル５〜８を同時に読
出し、図４に示すようにラベル５は“１００１”であ
り、ラベル２と同様に命令先頭でＰＦ＝１のとき演算実
行という内容を示しているので、ステップ２００の判断
で命令先頭のラベルと判断され、続くステップ３００の
判断により、パワーフローレジスタ１１ａの値が“０”
に設定されたままで、演算実行せずと判断されるので、
ステップ４００，５００の処理を行わずスキップして、
ステップ２００の処理に戻る。

【００５３】ステップ２００の処理に戻ると、次に、ラ
ベル５と同時に読出した残りのラベル６〜８のうち、ラ
ベル６の内容が図４に示すように、“００００”で命令
先頭でないということを示しているので、ラベル６はス
テップ２００の判断によりスキップされる。その結果、
命令３については、何らオペコード部およりアドレス部
の読出しも演算も行われないことになる。

【００５４】一方、ラベル７の内容は、図４に示すよう
に、“１０１０”で、命令先頭でＰＦ＝０のとき演算実
行という内容を示しているので、このステップ２００の
判断でラベル７が命令先頭のラベルと判断され、続くス
テップ３００の判断により、パワーフローレジスタ１１
ａの値が“０”に設定されているので、このラベル７は
演算実行すると判断され、ステップ４００，５００の処
理により、ラベル７に対応した命令構成要素である命令
４のオペコード部をプログラムメモリ１４から読出して
演算実行し、ステップ２００の処理に戻る。

【００５５】このように、図４に示すラベル１〜７が対
応して設定された図２に示すような可変語長命令１〜４
があって、命令２，３をスキップして実行する場合、従
来技術であればスキップすべき命令２，３の先頭語であ
るオペコード部も読出し、各命令１〜４のオペコード部
を全て読出すようにしていたが、本実施形態によれば、
スキップする命令２，３についてはそのオペコード部を
プログラムメモリ１４から読出す必要がなくなる。

【００５６】従って、本実施形態によれば、プロセッサ
１１が命令先頭情報と実行条件とからなるラベルの内容
を判断することによって、実行すべき命令のみをプログ
ラムメモリ１４から読取って実行する一方、実行しない
命令はオペコード部さえもプログラムメモリ１４から読
出さずにスキップするので、命令演算をスキップさせる
場合、次に実行する命令まで高速にスキップすることが
できる。

【００５７】このため、プロセッサ１１の演算時間のほ
とんどが、実行すべき命令の有効な演算実行にのみ使用
されることになり、プロセッサ１１の演算速度を高速化
することができると共に、スキップする命令のオペコー
ド部へのメモリアクセスという無駄なアクセスも排除す
ることが可能になる。

【００５８】また、本実施形態によれば、各命令の命令
構成要素毎の４ビットのラベルを４個ずつデータメモリ
１５の同一アドレスに順に格納し、各命令を読出す際に
は、データメモリ１５から同一アドレスのラベルを４個
ずつ読出して、各命令の４個の命令要素毎に命令先頭で
あるか否かと、実行条件とを判断した後、各命令の命令
要素をプログラムメモリ１４から読出して実行するよう
にしているので、語長の短い命令であれば、複数の命令
のラベルを同時に読出して実行条件等を判断することが
でき、この点でもプロセッサ１１の演算速度が高速化さ
れる。

【００５９】なお、本実施形態では、ラベルを４ビット
で構成して示し、またその実行条件をパワーフローレジ
スタ１１ａの値に基づいて設定するようにしたが、本発
明では、これに限定されることはなく、ラベルは、４ビ
ット以外でも良く、また、その実行条件をパワーフロー
レジスタ１１ａの値とは関係なく設定するようにしても
良い。このようにした場合、パワーフローレジスタ１１
ａは不要になるので、本発明は、パワーフローレジスタ
１１ａを持たないプロセッサからなる一般のデータ処理
装置にも適用可能になる。

【００６０】

【発明の効果】以上説明したように、本発明では、可変
語長命令を構成するオペコード部およびアドレス部毎
に、命令先頭情報や実行条件からなるラベルを格納し
て、そのラベルを１メモリアドレスで数語分読出せるよ
うにし、しかもそのラベルを参照して実行すべき命令の
みをプログラム記憶手段から読出して実行する一方、実
行しない命令はプログラム記憶手段から読出さずにスキ
ップするようにしたので、命令演算をスキップさせる場
合、次に実行すべき命令まで高速にスキップすることが
できる。

【００６１】このため、演算時間のほとんどが実行すべ
き命令の有効な演算実行にのみ使用されることになり、
演算速度を高速化することができると共に、スキップす
る命令へのメモリアクセスという無駄なアクセスも排除
することが可能になる。

【図面の簡単な説明】

【図１】本発明に係るデータ処理装置の実施形態である
プログラマブルコントローラの構成を示すブロック図。

【図２】ユーザプログラムメモリにおけるユーザプログ
ラムを構成する可変語長命令の格納方法を示す説明図。

【図３】各可変語長命令を構成するオペコード部および
アドレス部の命令構成要素毎に設定されるラベルＬの内
容を示す説明図。

【図４】プログラムメモリに格納された各可変語長命令
の命令構成要素毎のラベル１〜７の内容の具体例を示す
説明図。

【図５】データメモリにおけるラベルの格納方法を示す
説明図。

【図６】プログラマブルコントローラの演算処理の手順
を示すフローチャート。

【図７】従来のデータ処理装置における可変語長命令の
スキップ方法の一例。

【図８】従来のデータ処理装置における可変語長命令の
スキップ方法の他の例。

【図９】従来のデータ処理装置における可変語長命令の
スキップ方法の他の例。

【符号の説明】

１１ プロセッサ（命令実行手段） １１ａ パワーフローレジスタ １２ システムメモリ １３ ワークメモリ １４ プログラムメモリ（プログラム記憶手段） １５ データメモリ（ラベル記憶手段） １６ 入出力（Ｉ／Ｏ）インタフェース Ｌ ラベル Ｌ３ 命令先頭情報 Ｌ２〜Ｌ０ 実行条件

Claims (5)

【特許請求の範囲】
1. 【請求項１】 オペコード部と、命令によって語数の異
   なるアドレス部とで構成された可変語長命令からなるプ
   ログラムを実行してデータ処理を行うデータ処理装置に
   おいて、 可変語長命令を構成するオペコード部およびアドレス部
   を、オペコード部およびアドレス部毎に連続するアドレ
   スに格納して上記プログラムを記憶したプログラム記憶
   手段と、 上記プログラム記憶手段に格納された上記可変語長命令
   のオペコード部およびアドレス部毎に対応して設定され
   たラベルを同一アドレスに複数記憶したラベル記憶手段
   と、 上記ラベル記憶手段の同一アドレスに複数記憶されたラ
   ベルを１回のアクセスで同時に読出し、その複数のラベ
   ルを参照し上記プログラム記憶手段から可変語長命令を
   読出して実行する命令実行手段と、 を具備することを特徴とするデータ処理装置。
2. 【請求項２】 ラベル記憶手段は、 可変語長命令を構成するオペコード部およびアドレス部
   が命令先頭であるか否かを示す命令先頭情報と、 可変語長命令を構成するオペコード部およびアドレス部
   が演算実行するものであるか否かを示す実行条件と、 からなるラベルを記憶する、 ことを特徴とする請求項１記載のデータ処理装置。
3. 【請求項３】 命令実行手段は、 複数のラベルを参照し上記プログラム記憶手段から可変
   語長命令を読出して実行する際、 １回のアクセスで同時に複数読出したラベルのうち、命
   令先頭情報に基づき命令先頭を示しているラベルがある
   か否かを判断し、命令先頭を示しているラベルがない場
   合には、ラベル記憶手段から次のアドレスに複数記憶さ
   れたラベルを読出す一方、命令先頭を示しているラベル
   がある場合には、続いてそのラベルの実行条件を判断し
   て、その実行条件が演算実行を示していれば対応するオ
   ペコード部またはアドレス部を上記プログラム記憶手段
   から読出して実行し、演算実行を示していなければ対応
   するオペコード部またはアドレス部を上記プログラム記
   憶手段から読出さずにスキップする、 ことを特徴とする請求項２記載のデータ処理装置。
4. 【請求項４】 命令実行手段は、 基本命令が実行された際にその演算結果が設定されると
   共に、その設定が上記基本命令に続く応用命令の実行条
   件の判断に使用されるパワーフローレジスタを有し、 プログラム記憶手段は、 上記基本命令および応用命令の可変語長命令からなるプ
   ログラムを記憶する一方、 ラベル記憶手段は、 命令先頭情報と、可変語長命令を構成するオペコード部
   およびアドレス部が演算実行するものであるか否かを上
   記パワーフローレジスタの設定に基づいて示す実行条件
   と、からなるラベルを記憶し、 上記命令実行手段は、 上記ラベル記憶手段の同一アドレスに複数記憶されたラ
   ベルを１回のアクセスで同時に読出し、その複数のラベ
   ルを参照し上記プログラム記憶手段から可変語長命令を
   読出して実行するプログラム実行処理をサイクリックに
   行う、 ことを特徴とする請求項２記載のデータ処理装置。
5. 【請求項５】 命令実行手段は、 複数のラベルを参照し上記プログラム記憶手段から可変
   語長命令を読出して実行する際、 １回のアクセスで同時に複数読出したラベルのうち、命
   令先頭情報に基づき命令先頭を示しているラベルがある
   か否かを判断し、命令先頭を示しているラベルがない場
   合には、ラベル記憶手段から次のアドレスに複数記憶さ
   れたラベルを読出す一方、命令先頭を示しているラベル
   がある場合には、続いてそのラベルの実行条件をパワー
   フローレジスタの設定に基づき判断して、その実行条件
   がパワーフローレジスタの設定に基づき演算実行を示し
   ていれば対応するオペコード部またはアドレス部を上記
   プログラム記憶手段から読出して実行し、パワーフロー
   レジスタの設定に基づき演算実行を示していなければ対
   応するオペコード部またはアドレス部を上記プログラム
   記憶手段から読出さずにスキップする、 ことを特徴とする請求項４記載のデータ処理装置。