JP2004252990A - コンピュータ・プロセッサ及び処理装置 - Google Patents
コンピュータ・プロセッサ及び処理装置 Download PDFInfo
- Publication number
- JP2004252990A JP2004252990A JP2004063697A JP2004063697A JP2004252990A JP 2004252990 A JP2004252990 A JP 2004252990A JP 2004063697 A JP2004063697 A JP 2004063697A JP 2004063697 A JP2004063697 A JP 2004063697A JP 2004252990 A JP2004252990 A JP 2004252990A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- processor
- processing
- data
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/177—Initialisation or configuration control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
Abstract
【解決手段】 上記アーキテクチャは、均一なモジュラー構造と、共通のコンピューティング・モジュールと、均一なソフトウェア・セルとを用いる。共通のコンピューティング・モジュールの中には、制御装置と、複数の処理ユニットと、処理ユニットがプログラムを処理する元となる複数のローカルメモリと、ダイレクト・メモリ・アクセスと、コントローラと、共用メイン・メモリとが含まれる。共用メイン・メモリからのデータの調整された読み出しと書き込みを処理ユニットによって行うための同期システムと方法とが提供される。
【選択図】 図4
Description
本発明の一形態においては、コンピュータ・プロセッサにおいて、複数の第1処理ユニットを有し、各々の前記第1処理ユニットが、前記第1処理ユニットに関連づけられたローカル・メモリを含み、前記第1処理ユニットによるプログラムと前記プログラムと関連づけられたデータの処理を制御する第2処理ユニットを有し、前記第2処理ユニットが、前記プログラムと前記プログラムに関連付けられたデータを前記第1処理ユニットの前記ローカル・メモリへ転送指示し、前記第1処理ユニットで、前記第1処理ユニットの前記ローカル・メモリの前記プログラムと前記プログラムに関連付けられたデータを処理するように作動可能であることを特徴とするコンピュータ・プロセッサも提供される。
また、コンピュータ・プロセッサにおいて、複数の第1処理ユニットを有し、各々の前記第1処理ユニットが、前記第1処理ユニットに関連づけられたローカル・メモリを含み、前記第1処理ユニットによるプログラムと前記プログラムと関連づけられたデータとを含んだソフトウェア・セルの処理を制御する第2処理ユニットを有し、前記第2処理ユニットが、前記ソフトウェア・セル自体に記録された情報を読み出し、読み出された情報に応じて、前記複数の第1の処理ユニットのうちから、前記ソフトウェア・セルの処理を行う処理ユニットを指定するとともに、前記プログラムと前記プログラムに関連付けられたデータを前記第1処理ユニットの前記ローカル・メモリへ転送指示し、前記第1処理ユニットで、前記第1処理ユニットの前記ローカル・メモリの前記プログラムと前記プログラムに関連付けられたデータを処理するように作動可能であることを特徴とするコンピュータ・プロセッサも提供される。
本発明の他の形態においては、処理装置において、複数の第1処理ユニットを有して成る1つ以上のプロセッサ・モジュールを有し、前記第1処理ユニットのそれぞれは当該第1メモリに関連づけられたローカル・メモリを備え、前記第1処理ユニットによる前記プログラムと前記プログラムに関連付けられたデータの処理を制御する第2処理ユニットを有し、前記第2処理ユニットが、前記プログラムと前記プログラムに関連付けられたデータを前記第1処理ユニットのローカル・メモリへ転送指示し、その後、前記第1処理ユニットが、前記ローカル・メモリから前記プログラムと前記プログラムと関連付けられたデータを処理するように作動可能であることを特徴とする処理装置も提供される。
また、処理装置において、複数の第1処理ユニットを有して成る1つ以上のプロセッサ・モジュールを有し、前記第1処理ユニットのそれぞれは当該第1メモリに関連づけられたローカル・メモリを備え、前記第1処理ユニットによる前記プログラムと前記プログラムに関連付けられたデータとを含んだソフトウェア・セルの処理を制御する第2処理ユニットを有し、前記第2処理ユニットが、前記ソフトウェア・セル自体に記録された情報を読み出し、読み出された情報に応じて、前記複数の第1の処理ユニットのうちから、前記ソフトウェア・セルの処理を行う処理ユニットを指定するとともに、前記プログラムと前記プログラムに関連付けられたデータを前記第1処理ユニットのローカル・メモリへ転送指示し、その後、前記第1処理ユニットが、前記ローカル・メモリから前記プログラムと前記プログラムと関連付けられたデータを処理するように作動可能である処理装置も提供される。
1010 キー
102 セル
104 ネットワーク
106 クライアント
108 サーバーコンピュータ
1104 光インターフェース
1108 バス
1118 ポート
1122 ポート
1126 光導波路
1160 光インターフェース
1162 光インターフェース
1164 光インターフェース
1166 光インターフェース
1182 光インターフェース
1184 光インターフェース
1186 光インターフェース
1188 光インターフェース
1188 光インターフェース
1190 光インターフェース
1190 光インターフェース
1206 コントロール
1212 ユニット
1221 クロスバ交換機
1232 外部ポート
1234 コントロール
1240 ユニット
1242 コントロール
1244 バンク
1406 ブロック
1414 バンク
1416 バンク
1504 ノード
1607 バス
1608 バス
1722 制御回路
1724 制御論理回路
1726 ストレージ
1728 ロケーション
1729 セグメント
1731 ロケーション
1732 ロケーション
1742 制御論理回路
1746 ロケーション
1750 ロケーション
1752 セグメント
1760 セグメント
1762 セグメント
1880 エンプティ状態
1882 フル状態
1884 ブロッキング状態
1902 キー管理テーブル
1906 キー
1908 マスク
2006 格納位置
2008 セグメント
2010 セグメント
2012 キー
2102 アクセス管理テーブル
2106 アドレス
2110 キー
2110 キーマスク
223 バス
227 高帯域メモリ接続部
2302 セル
2308 ヘッダ
2320 ヘッダ
2322 インターフェース
2332 実行セクション
2334 リスト
2520 サンドボックス
2522 サンドボックス
2524 サンドボックス
2526 サンドボックス
2704 サンドボックス
2706 宛先サンドボックス
301 広帯域エンジン
311 バス
313 広帯域メモリ接続部
317 インターフェース
319 外部バス
406 メモリ
408 内部バス
410 レジスタ
412 浮動小数点演算ユニット
414 整数演算ユニット
420 バス
506 パッケージの中に光インターフェース
508 エンジン
510 画像用キャッシュ
Claims (40)
- コンピュータ・プロセッサにおいて、
複数の第1処理ユニットを有し、各々の前記第1処理ユニットが、前記第1処理ユニットに関連づけられたローカル・メモリを含み、
前記第1処理ユニットによるプログラムと前記プログラムと関連づけられたデータの処理を制御する第2処理ユニットを有し、
前記第2処理ユニットが、前記プログラムと前記プログラムに関連付けられたデータを前記第1処理ユニットの前記ローカル・メモリへ転送指示し、前記第1処理ユニットで、前記第1処理ユニットの前記ローカル・メモリの前記プログラムと前記プログラムに関連付けられたデータを処理するように作動可能であることを特徴とするコンピュータ・プロセッサ。 - 請求項1に記載のプロセッサにおいて、前記第1処理ユニットは、前記プログラムと前記プログラムと関連づけられたデータとが格納されたメイン・メモリにアクセスが可能であり、
前記第2処理ユニットは、前記メイン・メモリに格納されたプログラムと前記プログラムと関連付けられたデータを前記第1処理ユニットの前記ローカル・メモリへ転送指示することを特徴とするプロセッサ。 - 請求項2に記載のプロセッサにおいて、前記メイン・メモリがダイナミック・ランダム・アクセス・メモリであることを特徴とするプロセッサ。
- 請求項2に記載のプロセッサにおいて、前記メイン・メモリが、複数のメモリ・ロケーションを含み、各々の前記メモリ・ロケーションが当該メモリ・ロケーションに関連付けられたメモリ・セグメントを含むことを特徴とするプロセッサ。
- 請求項4に記載のプロセッサにおいて、前記各々のメモリ・セグメントの中に、前記メモリ・セグメントと関連付けられたメモリ・ロケーションに格納されたデータの状態を示す状態情報と、第1処理ユニットの識別子と、メモリ・アドレスとを格納することを特徴とするプロセッサ。
- 請求項5に記載のプロセッサにおいて、前記状態情報が、前記メモリ・セグメントと関連付けられたメモリ・ロケーションに格納された前記データが最新のものであるか否かを示し、前記識別子が、前記第1処理ユニットの中の特定の処理ユニットの識別子を示し、前記メモリ・アドレスが、前記特定の第1処理ユニットと関連付けられたローカル・メモリの内の記憶位置を示すことを特徴とするプロセッサ。
- 請求項1に記載のプロセッサにおいて、前記第1処理ユニットの各々が単一命令、複数データ・プロセッサであることを特徴とするプロセッサ。
- 請求項1に記載のプロセッサにおいて、前記第1処理ユニットの各々が、1組のレジスタと、複数の浮動小数点演算ユニットと、前記1組のレジスタと前記複数の浮動小数点演算ユニットとを接続する1以上のバスとを含むことを特徴とするプロセッサ。
- 請求項8に記載のプロセッサにおいて、前記第1処理ユニットの各々が、複数の整数演算ユニットと、前記複数の整数演算ユニットと前記1組のレジスタとを接続する1以上のバスとをさらに含むことを特徴とするプロセッサ。
- 請求項1に記載のプロセッサにおいて、光インターフェースと、光導波路とをさらに有し、前記光インターフェースが、前記プロセッサによって生成された電気信号を、前記プロセッサから伝送するための光信号に変換するとともに、前記プロセッサまで伝送された光信号を電気信号に変換することが可能で、前記光導波路が前記光信号を伝送するために前記光インターフェースと接続されていることを特徴とするプロセッサ。
- 請求項1に記載のプロセッサにおいて、前記ローカル・メモリがスタティック・ランダム・アクセス・メモリであることを特徴とするプロセッサ。
- 請求項1に記載のプロセッサにおいて、画素データを生成するレンダリング・エンジンと、前記画素データを一時的に格納するフレーム・バッファと、前記画素データをビデオ信号に変換する表示制御装置と、をさらに有することを特徴とするプロセッサ。
- 請求項1に記載のプロセッサにおいて、前記プログラムと関連付けられた前記データがスタック・フレームを含むことを特徴とするプロセッサ。
- 請求項2に記載のプロセッサにおいて、前記各々の第1処理ユニットが、制御装置を有し、前記プログラムと前記関連付けられたデータの前記処理時、前記メイン・メモリから前記第1処理ユニットに関連付けられたローカル・メモリへ前記データの転送を指示することを特徴とするプロセッサ。
- 請求項2に記載のプロセッサにおいて、前記メイン・メモリが、複数のメモリ・バンク・コントローラと、前記第1処理ユニットの各々と前記メイン・メモリとの間で接続を行うためのクロス・バー・スイッチとを有することを特徴とするプロセッサ。
- 請求項4に記載のプロセッサにおいて、前記各々の第1処理ユニットが、前記メモリ・ロケーションからのデータの読み出し、あるいは、前記メモリ・ロケーションへのデータの書き込みを禁止する手段をさらに有することを特徴とするプロセッサ。
- 請求項2に記載のプロセッサにおいて、ダイレクト・メモリ・アクセス・コントローラをさらに有することを特徴とするプロセッサ。
- 請求項17に記載のプロセッサにおいて、前記第2処理ユニットが、前記ダイレクト・メモリ・アクセス・コントローラにコマンドを出すことによって、前記プログラムと、前記プログラムと関連付けられた前記データとを、前記第1処理ユニットに関連付けられたローカル・メモリへ転送を命令することと、前記コマンドに応答して、前記ダイレクト・メモリ・アクセス・コントローラが、前記プログラムを前記第1処理ユニットに関連付けられたローカル・メモリへ転送することを特徴とするプロセッサ。
- 請求項18に記載のプロセッサにおいて、前記第1処理ユニットが、前記ダイレクト・メモリ・アクセス・コントローラにコマンドを出すことによって、前記プログラムを処理するために、前記メイン・メモリから、前記第1処理ユニットに関連付けられたローカル・メモリへ前記データを転送を命令することと、前記コマンドに応答して、前記ダイレクト・メモリ・アクセス・コントローラが、前記第1処理ユニットに関連付けられたローカル・メモリへ前記データを転送することを特徴とするプロセッサ。
- 請求項19に記載のプロセッサにおいて、前記第1処理ユニットが、前記ダイレクト・メモリ・アクセス・コントローラにコマンドを出すことによって、前記第1処理ユニットに関連付けられたローカル・メモリから、前記プログラムの前記処理の結果データを、前記メイン・メモリへ転送する命令を出すことと、前記コマンドに応答して、前記ダイレクト・メモリ・アクセス・コントローラが、前記第1処理ユニットに関連付けられたローカル・メモリから、前記メイン・メモリへ前記結果データを転送することを特徴とするプロセッサ。
- 処理装置において、
複数の第1処理ユニットを有して成る1つ以上のプロセッサ・モジュールを有し、前記第1処理ユニットのそれぞれは当該第1メモリに関連づけられたローカル・メモリを備え、
前記第1処理ユニットによる前記プログラムと前記プログラムに関連付けられたデータの処理を制御する第2処理ユニットを有し、
前記第2処理ユニットが、前記プログラムと前記プログラムに関連付けられたデータを前記第1処理ユニットのローカル・メモリへ転送指示し、その後、前記第1処理ユニットが、前記ローカル・メモリから前記プログラムと前記プログラムと関連付けられたデータを処理するように作動可能であることを特徴とする処理装置。 - 請求項21に記載の処理装置において、前記プログラムと前記プログラムに関連付けられたデータを格納するためのメイン・メモリを更に有し、
前記第2処理ユニットは、前記プログラムと前記プログラムに関連付けられたデータを前記メイン・メモリから前記ローカル・メモリへ転送指示することによって、前記第1処理ユニットに前記プログラムを処理する指示を出すことを特徴とする処理装置。 - 請求項21に記載の処理装置において、少なくとも1つの前記プロセッサ・モジュール用の前記複数の第1処理ユニットの数が8つであることを特徴とする処理装置。
- 請求項21に記載の処理装置において、最低1つの前記プロセッサ・モジュール用の前記第1処理ユニットの数が4つであることを特徴とする処理装置。
- 請求項21に記載の処理装置において、前記プロセッサ・モジュールの各々が、ただ1つの前記第2処理ユニットを有することを特徴とする処理装置。
- 請求項22に記載の処理装置において、前記プロセッサ・モジュールの各々が、ダイレクト・メモリ・アクセス・コントローラをさらに有し、前記ダイレクト・メモリ・アクセス・コントローラが、前記第1処理ユニットおよび前記第2処理ユニットから出力されるコマンドに応答して、前記プログラムと前記関連付けられたデータを前記メイン・メモリと前記ローカル・メモリとの間で転送することを特徴とする処理装置。
- 請求項21に記載の処理装置において、前記プロセッサ・モジュールの各々が、前記第1処理ユニットと前記第2処理ユニットとの通信のため1つのローカル・バスを、さらに有することを特徴とする処理装置。
- 請求項21に記載の処理装置において、前記プロセッサ・モジュール間の通信を行うためのモジュール・バスをさらに有することを特徴とする処理装置。
- 請求項22に記載の処理装置において、前記プロセッサ・モジュールの各々と前記メイン・メモリとの通信を行うためのメモリ・バスをさらに有することを特徴とする処理装置。
- 請求項21に記載の処理装置において、前記各々の第1処理ユニットが、複数の浮動演算ユニットと複数の整数演算ユニットを有することを特徴とする処理装置。
- 請求項21に記載の処理装置において、1つ以上の光インターフェースをさらに有し、前記各々の光インターフェースが、前記処理装置からの伝送のために前記プロセッサ・モジュールの電気信号を光信号に変換し、また、前記処理装置へ伝送された光信号を電気信号に変換することが可能であることを特徴とする処理装置。
- 請求項21に記載の処理装置において、前記の少なくとも1つのプロセッサ・モジュールが、画素データを生成するレンダリング・エンジンと、前記画素データを一時的に格納するフレーム・バッファと、前記画素データをビデオ信号に変換する表示制御装置と、をさらに有することを特徴とする処理装置。
- 請求項29に記載の処理装置において、前記メモリ・バスが、複数のメモリ・バンク・コントローラと、前記各々のプロセッサ・モジュールと前記メイン・メモリとの間で接続を行うためのクロスバ交換機とを有することを特徴とする処理装置。
- 請求項33に記載の処理装置において、前記メイン・メモリと前記処理装置の外部デバイスとの間で接続を行うための第2クロスバ交換機をさらに有することを特徴とする処理装置。
- 請求項33に記載の処理装置において、前記メイン・メモリが、複数のメモリ・バンクを有し、前記各々のメモリ・バンク・コントローラが、異なるグループの前記バンクを制御することを特徴とする処理装置。
- 請求項35に記載の処理装置において、前記バンクの数が64であることを特徴とする処理装置。
- 請求項21に記載の処理装置において、前記プロセッサ・モジュールの数が1であることを特徴とする処理装置。
- 請求項21に記載の処理装置において、前記プロセッサ・モジュールの数が2であることを特徴とする処理装置。
- 請求項21に記載の処理装置において、前記プロセッサ・モジュールの数が4であることを特徴とする処理装置。
- 請求項21に記載の処理装置において、前記プロセッサ・モジュールの数が8であることを特徴とする処理装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/816,752 US7093104B2 (en) | 2001-03-22 | 2001-03-22 | Processing modules for computer architecture for broadband networks |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002079360A Division JP3696563B2 (ja) | 2001-03-22 | 2002-03-20 | コンピュータ・プロセッサ及び処理装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004252990A true JP2004252990A (ja) | 2004-09-09 |
JP2004252990A5 JP2004252990A5 (ja) | 2005-08-11 |
JP4597553B2 JP4597553B2 (ja) | 2010-12-15 |
Family
ID=25221519
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002079360A Expired - Lifetime JP3696563B2 (ja) | 2001-03-22 | 2002-03-20 | コンピュータ・プロセッサ及び処理装置 |
JP2004063697A Expired - Lifetime JP4597553B2 (ja) | 2001-03-22 | 2004-03-08 | コンピュータ・プロセッサ及び処理装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002079360A Expired - Lifetime JP3696563B2 (ja) | 2001-03-22 | 2002-03-20 | コンピュータ・プロセッサ及び処理装置 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7093104B2 (ja) |
EP (1) | EP1370971B1 (ja) |
JP (2) | JP3696563B2 (ja) |
KR (1) | KR100840113B1 (ja) |
CN (1) | CN1279470C (ja) |
TW (1) | TW574653B (ja) |
WO (1) | WO2002077848A1 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007041781A (ja) * | 2005-08-02 | 2007-02-15 | Fujitsu Ltd | リコンフィグ可能な集積回路装置 |
JP2008521097A (ja) * | 2004-11-15 | 2008-06-19 | エヌヴィディア コーポレイション | ビデオ処理 |
JP2011154534A (ja) * | 2010-01-27 | 2011-08-11 | Fujitsu Semiconductor Ltd | リコンフィギュラブル回路および半導体集積回路 |
US8838949B2 (en) | 2010-03-22 | 2014-09-16 | Qualcomm Incorporated | Direct scatter loading of executable software image from a primary processor to one or more secondary processor in a multi-processor system |
US9058191B2 (en) | 2010-03-22 | 2015-06-16 | Qualcomm Incorporated | Direct transfer of executable software image to memory allocated by target processor based on transferred image header |
US9064333B2 (en) | 2007-12-17 | 2015-06-23 | Nvidia Corporation | Interrupt handling techniques in the rasterizer of a GPU |
US9092170B1 (en) | 2005-10-18 | 2015-07-28 | Nvidia Corporation | Method and system for implementing fragment operation processing across a graphics bus interconnect |
Families Citing this family (71)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7233998B2 (en) * | 2001-03-22 | 2007-06-19 | Sony Computer Entertainment Inc. | Computer architecture and software cells for broadband networks |
US6826662B2 (en) * | 2001-03-22 | 2004-11-30 | Sony Computer Entertainment Inc. | System and method for data synchronization for a computer architecture for broadband networks |
US7225301B2 (en) * | 2002-11-22 | 2007-05-29 | Quicksilver Technologies | External memory controller node |
US7088371B2 (en) * | 2003-06-27 | 2006-08-08 | Intel Corporation | Memory command handler for use in an image signal processor having a data driven architecture |
JP4624732B2 (ja) * | 2003-07-16 | 2011-02-02 | パナソニック株式会社 | アクセス方法 |
US7389508B2 (en) * | 2003-09-25 | 2008-06-17 | International Business Machines Corporation | System and method for grouping processors and assigning shared memory space to a group in heterogeneous computer environment |
US20050071828A1 (en) * | 2003-09-25 | 2005-03-31 | International Business Machines Corporation | System and method for compiling source code for multi-processor environments |
US7478390B2 (en) * | 2003-09-25 | 2009-01-13 | International Business Machines Corporation | Task queue management of virtual devices using a plurality of processors |
US7496917B2 (en) * | 2003-09-25 | 2009-02-24 | International Business Machines Corporation | Virtual devices using a pluarlity of processors |
US7146529B2 (en) * | 2003-09-25 | 2006-12-05 | International Business Machines Corporation | System and method for processor thread acting as a system service processor |
US7549145B2 (en) * | 2003-09-25 | 2009-06-16 | International Business Machines Corporation | Processor dedicated code handling in a multi-processor environment |
US7415703B2 (en) * | 2003-09-25 | 2008-08-19 | International Business Machines Corporation | Loading software on a plurality of processors |
US7236998B2 (en) * | 2003-09-25 | 2007-06-26 | International Business Machines Corporation | System and method for solving a large system of dense linear equations |
US7523157B2 (en) * | 2003-09-25 | 2009-04-21 | International Business Machines Corporation | Managing a plurality of processors as devices |
US7516456B2 (en) * | 2003-09-25 | 2009-04-07 | International Business Machines Corporation | Asymmetric heterogeneous multi-threaded operating system |
US7318218B2 (en) * | 2003-09-25 | 2008-01-08 | International Business Machines Corporation | System and method for processor thread for software debugging |
US7475257B2 (en) * | 2003-09-25 | 2009-01-06 | International Business Machines Corporation | System and method for selecting and using a signal processor in a multiprocessor system to operate as a security for encryption/decryption of data |
US20050071578A1 (en) * | 2003-09-25 | 2005-03-31 | International Business Machines Corporation | System and method for manipulating data with a plurality of processors |
US7444632B2 (en) * | 2003-09-25 | 2008-10-28 | International Business Machines Corporation | Balancing computational load across a plurality of processors |
US20050086040A1 (en) * | 2003-10-02 | 2005-04-21 | Curtis Davis | System incorporating physics processing unit |
US7093080B2 (en) * | 2003-10-09 | 2006-08-15 | International Business Machines Corporation | Method and apparatus for coherent memory structure of heterogeneous processor systems |
JP4641151B2 (ja) * | 2004-01-19 | 2011-03-02 | 株式会社リコー | Simd型プロセッサ及び画像処理プロセッサ |
TW200532466A (en) | 2004-02-03 | 2005-10-01 | Sony Corp | Information processing device, information processing method, information processing system and information processing program of accessible media |
JP2005235019A (ja) | 2004-02-20 | 2005-09-02 | Sony Corp | ネットワークシステム、分散処理方法、情報処理装置 |
JP2005242598A (ja) * | 2004-02-26 | 2005-09-08 | Sony Corp | 情報処理システム及び情報処理方法、並びにコンピュータ・プログラム |
JP4586526B2 (ja) | 2004-02-27 | 2010-11-24 | ソニー株式会社 | 情報処理装置、情報処理方法、情報処理システムおよび情報処理用プログラム |
JP4325438B2 (ja) | 2004-03-01 | 2009-09-02 | ソニー株式会社 | 情報処理システム及び情報処理方法、並びにコンピュータ・プログラム |
US7430592B2 (en) * | 2004-04-21 | 2008-09-30 | Dell Products L.P. | Method for heterogeneous system configuration |
US8427490B1 (en) | 2004-05-14 | 2013-04-23 | Nvidia Corporation | Validating a graphics pipeline using pre-determined schedules |
JP4465598B2 (ja) | 2004-07-05 | 2010-05-19 | ソニー株式会社 | 集積回路およびその処理制御方法、並びに、プログラム |
JP4599923B2 (ja) * | 2004-07-16 | 2010-12-15 | ソニー株式会社 | 情報処理システム及び情報処理方法、並びにコンピュータプログラム |
JP2006031480A (ja) * | 2004-07-16 | 2006-02-02 | Sony Corp | 情報処理システム及び情報処理方法、並びにコンピュータプログラム |
JP2006031525A (ja) | 2004-07-20 | 2006-02-02 | Sony Corp | 情報処理装置および情報処理方法、並びに、プログラム |
JP2006033646A (ja) | 2004-07-20 | 2006-02-02 | Sony Corp | 情報処理システム及び情報処理方法、並びにコンピュータプログラム |
US7363397B2 (en) * | 2004-08-26 | 2008-04-22 | International Business Machines Corporation | System and method for DMA controller with multi-dimensional line-walking functionality |
US7240137B2 (en) * | 2004-08-26 | 2007-07-03 | International Business Machines Corporation | System and method for message delivery across a plurality of processors |
WO2006025322A1 (ja) * | 2004-08-30 | 2006-03-09 | Matsushita Electric Industrial Co., Ltd. | 記録装置 |
WO2006025255A1 (ja) * | 2004-08-30 | 2006-03-09 | Matsushita Electric Industrial Co., Ltd. | 多人数参加型アプリケーションを実行するクライアント端末装置、グループ形成方法及びグループ形成プログラム |
JP2006079280A (ja) | 2004-09-08 | 2006-03-23 | Sony Corp | 情報処理システムおよび方法、情報処理装置および方法、並びにプログラム |
US7240182B2 (en) * | 2004-09-16 | 2007-07-03 | International Business Machines Corporation | System and method for providing a persistent function server |
US8624906B2 (en) | 2004-09-29 | 2014-01-07 | Nvidia Corporation | Method and system for non stalling pipeline instruction fetching from memory |
US7290112B2 (en) * | 2004-09-30 | 2007-10-30 | International Business Machines Corporation | System and method for virtualization of processor resources |
US20060070069A1 (en) * | 2004-09-30 | 2006-03-30 | International Business Machines Corporation | System and method for sharing resources between real-time and virtualizing operating systems |
JP2007334379A (ja) | 2004-10-05 | 2007-12-27 | Matsushita Electric Ind Co Ltd | 処理装置 |
US7506325B2 (en) | 2004-10-07 | 2009-03-17 | International Business Machines Corporation | Partitioning processor resources based on memory usage |
US20060080661A1 (en) * | 2004-10-07 | 2006-04-13 | International Business Machines Corporation | System and method for hiding memory latency |
US7512699B2 (en) * | 2004-11-12 | 2009-03-31 | International Business Machines Corporation | Managing position independent code using a software framework |
US8416251B2 (en) | 2004-11-15 | 2013-04-09 | Nvidia Corporation | Stream processing in a video processor |
US7644255B2 (en) * | 2005-01-13 | 2010-01-05 | Sony Computer Entertainment Inc. | Method and apparatus for enable/disable control of SIMD processor slices |
WO2006082985A2 (en) * | 2005-02-07 | 2006-08-10 | Sony Computer Entertainment Inc. | Methods and apparatus for providing a secure booting sequence in a processor |
US20060184296A1 (en) * | 2005-02-17 | 2006-08-17 | Hunter Engineering Company | Machine vision vehicle wheel alignment systems |
US7650266B2 (en) * | 2005-05-09 | 2010-01-19 | Nvidia Corporation | Method of simulating deformable object using geometrically motivated model |
US7398482B2 (en) * | 2005-07-28 | 2008-07-08 | International Business Machines Corporation | Modular design method and apparatus |
US20070030280A1 (en) * | 2005-08-08 | 2007-02-08 | Via Technologies, Inc. | Global spreader and method for a parallel graphics processor |
US7659899B2 (en) * | 2005-08-08 | 2010-02-09 | Via Technologies, Inc. | System and method to manage data processing stages of a logical graphics pipeline |
US20070030277A1 (en) * | 2005-08-08 | 2007-02-08 | Via Technologies, Inc. | Method for processing vertex, triangle, and pixel graphics data packets |
US7659898B2 (en) * | 2005-08-08 | 2010-02-09 | Via Technologies, Inc. | Multi-execution resource graphics processor |
JP4728083B2 (ja) * | 2005-10-14 | 2011-07-20 | パナソニック株式会社 | メディア処理装置 |
US7529849B2 (en) * | 2006-07-27 | 2009-05-05 | International Business Machines Corporation | Reduction of message flow between bus-connected consumers and producers |
US7627744B2 (en) * | 2007-05-10 | 2009-12-01 | Nvidia Corporation | External memory accessing DMA request scheduling in IC of parallel processing engines according to completion notification queue occupancy level |
US8683126B2 (en) | 2007-07-30 | 2014-03-25 | Nvidia Corporation | Optimal use of buffer space by a storage controller which writes retrieved data directly to a memory |
US9024957B1 (en) | 2007-08-15 | 2015-05-05 | Nvidia Corporation | Address independent shader program loading |
US8411096B1 (en) | 2007-08-15 | 2013-04-02 | Nvidia Corporation | Shader program instruction fetch |
US8698819B1 (en) | 2007-08-15 | 2014-04-15 | Nvidia Corporation | Software assisted shader merging |
US8659601B1 (en) | 2007-08-15 | 2014-02-25 | Nvidia Corporation | Program sequencer for generating indeterminant length shader programs for a graphics processor |
US8681861B2 (en) | 2008-05-01 | 2014-03-25 | Nvidia Corporation | Multistandard hardware video encoder |
US8489851B2 (en) | 2008-12-11 | 2013-07-16 | Nvidia Corporation | Processing of read requests in a memory controller using pre-fetch mechanism |
CN103020002B (zh) * | 2012-11-27 | 2015-11-18 | 中国人民解放军信息工程大学 | 可重构多处理器系统 |
US20160224098A1 (en) * | 2015-01-30 | 2016-08-04 | Alexander Gendler | Communicating via a mailbox interface of a processor |
US10620266B2 (en) | 2017-11-29 | 2020-04-14 | Intel Corporation | System, apparatus and method for in-field self testing in a diagnostic sleep state |
CN111413557B (zh) * | 2020-02-25 | 2024-02-06 | 中国南方航空股份有限公司 | 一种辅助动力装置便携式id模块读取测试装置 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56123051A (en) * | 1980-03-03 | 1981-09-26 | Omron Tateisi Electronics Co | Data transfer system in master slave system |
JPS57176456A (en) * | 1981-04-22 | 1982-10-29 | Fanuc Ltd | Data processing system |
JPS6319058A (ja) * | 1986-07-11 | 1988-01-26 | Fujitsu Ltd | メモリ装置 |
JPH05151183A (ja) * | 1991-11-29 | 1993-06-18 | Hitachi Ltd | 並列演算装置 |
JPH05242057A (ja) * | 1992-02-27 | 1993-09-21 | Sanyo Electric Co Ltd | マルチプロセッサシステムの起動方式 |
JPH08161283A (ja) * | 1994-12-07 | 1996-06-21 | Sony Corp | 複数プロセツサシステム |
JPH08180018A (ja) * | 1994-12-26 | 1996-07-12 | Toshiba Corp | 分散処理システム及び分散処理方法 |
JPH08235143A (ja) * | 1995-02-28 | 1996-09-13 | Kofu Nippon Denki Kk | クラスタ構成の並列計算機 |
JPH10269165A (ja) * | 1997-03-27 | 1998-10-09 | Sony Computer Entertainment:Kk | 情報処理装置および方法 |
Family Cites Families (109)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3576544A (en) * | 1968-10-18 | 1971-04-27 | Ibm | Storage protection system |
US4037214A (en) * | 1976-04-30 | 1977-07-19 | International Business Machines Corporation | Key register controlled accessing system |
JPS5412643A (en) | 1977-06-30 | 1979-01-30 | Hitachi Ltd | Main memory protective device |
JPS54146555A (en) | 1978-05-09 | 1979-11-15 | Nec Corp | Data transfer system between processors |
US4332009A (en) * | 1980-01-21 | 1982-05-25 | Mostek Corporation | Memory protection system |
JPS5812613B2 (ja) | 1980-02-08 | 1983-03-09 | 工業技術院長 | 並列デ−タ処理装置 |
US4430705A (en) * | 1980-05-23 | 1984-02-07 | International Business Machines Corp. | Authorization mechanism for establishing addressability to information in another address space |
JPS576952A (en) | 1980-06-16 | 1982-01-13 | Nippon Telegr & Teleph Corp <Ntt> | Storage protecting system |
EP0063626B1 (en) * | 1981-04-28 | 1985-07-17 | International Business Machines Corporation | Bus arrangement for interconnectiong circuit chips |
AU542447B2 (en) * | 1982-02-27 | 1985-02-21 | Fujitsu Limited | System for controlling key storage unit |
JPS5958700A (ja) * | 1982-09-29 | 1984-04-04 | Fujitsu Ltd | 記憶保護判定方式 |
US4545016A (en) * | 1983-01-07 | 1985-10-01 | Tandy Corporation | Memory management system |
US5159700A (en) * | 1984-01-16 | 1992-10-27 | Texas Instruments Incorporated | Substrate with optical communication systems between chips mounted thereon and monolithic integration of optical I/O on silicon substrates |
JPS61180352A (ja) | 1984-12-30 | 1986-08-13 | Fujitsu Ltd | プログラムダウンロ−ド方式 |
US4732446A (en) * | 1985-10-02 | 1988-03-22 | Lamar Gipson | Electrical circuit and optical data buss |
CA1280829C (en) * | 1985-11-13 | 1991-02-26 | Toshio Matsumoto | Main storage access control system for virtual computing function system |
JP2960415B2 (ja) * | 1987-05-22 | 1999-10-06 | 株式会社日立製作所 | 記憶保護方法および装置 |
JPS6412364A (en) | 1987-07-06 | 1989-01-17 | Nippon Telegraph & Telephone | System constitution control system |
JPS6423342A (en) | 1987-07-20 | 1989-01-26 | Mitsubishi Electric Corp | Programmable controller |
US4862407A (en) | 1987-10-05 | 1989-08-29 | Motorola, Inc. | Digital signal processing apparatus |
JP2677589B2 (ja) | 1988-02-26 | 1997-11-17 | 株式会社東芝 | 携帯可能電子装置およびicチップ |
US5056000A (en) * | 1988-06-21 | 1991-10-08 | International Parallel Machines, Inc. | Synchronized parallel processing with shared memory |
JPH0212361A (ja) | 1988-06-29 | 1990-01-17 | Fujitsu Ltd | 階層化バスによる並列計算機システム |
US4939682A (en) * | 1988-07-15 | 1990-07-03 | The Boeing Company | Integrated electro-optic arithmetic/logic unit and method for making the same |
JP2837413B2 (ja) | 1988-08-24 | 1998-12-16 | 株式会社日立メディコ | 複数端末cpuを有するct装置 |
EP0369052A1 (en) * | 1988-11-17 | 1990-05-23 | International Business Machines Corporation | Data base access system |
JPH02210542A (ja) | 1989-02-10 | 1990-08-21 | Fujitsu Ltd | 仮想計算機システムにおける実行制御方式 |
EP0424618A3 (en) * | 1989-10-24 | 1992-11-19 | International Business Machines Corporation | Input/output system |
US5037173A (en) * | 1989-11-22 | 1991-08-06 | Texas Instruments Incorporated | Optical interconnection network |
AU645785B2 (en) * | 1990-01-05 | 1994-01-27 | Maspar Computer Corporation | Parallel processor memory system |
ATE170642T1 (de) | 1990-06-15 | 1998-09-15 | Compaq Computer Corp | Mehrstufeneinschluss in mehrstufigen cache- speicherhierarchien |
US5093879A (en) * | 1990-06-22 | 1992-03-03 | International Business Machines Corporation | Electro-optical connectors |
US5144691A (en) * | 1990-07-20 | 1992-09-01 | Cray Research, Inc. | Computer signal interconnect apparatus |
EP0481735A3 (en) * | 1990-10-19 | 1993-01-13 | Array Technology Corporation | Address protection circuit |
US5630162A (en) * | 1990-11-13 | 1997-05-13 | International Business Machines Corporation | Array processor dotted communication network based on H-DOTs |
KR940004404B1 (ko) * | 1990-11-30 | 1994-05-25 | 삼성전자 주식회사 | 불휘발성 반도체 메모리장치 |
US5131054A (en) * | 1991-01-09 | 1992-07-14 | Thinking Machines Corporation | Character recognition system using massively parallel computer that identifies a query character using degree of similarity with plurality of training characters of known identity |
JPH04284754A (ja) * | 1991-03-14 | 1992-10-09 | Fujitsu Ltd | Atm交換装置 |
JPH04288643A (ja) | 1991-03-18 | 1992-10-13 | Nec Corp | マルチプロセッサシステムのメモリマッピング方式 |
US5519875A (en) * | 1991-08-08 | 1996-05-21 | Hitachi, Ltd. | Distributed processing system for modules, each having modularized objects |
JPH0554009A (ja) | 1991-08-29 | 1993-03-05 | Nec Eng Ltd | プログラムロード方式 |
US5268973A (en) * | 1992-01-21 | 1993-12-07 | The University Of Texas System | Wafer-scale optical bus |
JPH05324589A (ja) * | 1992-03-25 | 1993-12-07 | Nippon Sheet Glass Co Ltd | 並列コンピュータ装置および光結合装置 |
JPH0612333A (ja) | 1992-06-25 | 1994-01-21 | Hitachi Ltd | 情報処理装置の記憶保護方式 |
EP0610583A1 (en) * | 1993-02-08 | 1994-08-17 | International Business Machines Corporation | Multizone relocation facility computer memory system |
US5619671A (en) * | 1993-04-19 | 1997-04-08 | International Business Machines Corporation | Method and apparatus for providing token controlled access to protected pages of memory |
US5487146A (en) * | 1994-03-08 | 1996-01-23 | Texas Instruments Incorporated | Plural memory access address generation employing guide table entries forming linked list |
JPH07287064A (ja) | 1994-04-20 | 1995-10-31 | Mitsubishi Electric Corp | レーダ信号処理装置 |
US5513337A (en) * | 1994-05-25 | 1996-04-30 | Intel Corporation | System for protecting unauthorized memory accesses by comparing base memory address with mask bits and having attribute bits for identifying access operational mode and type |
JPH08212178A (ja) | 1995-02-08 | 1996-08-20 | Hitachi Ltd | 並列計算機 |
CA2170468A1 (en) | 1995-02-28 | 1996-08-29 | Noriyuki Ando | Multi-processor system with virtually addressable communication registers and controlling method thereof |
JPH08249261A (ja) | 1995-03-08 | 1996-09-27 | Mitsubishi Electric Corp | メッセージ管理システム |
DE19508723A1 (de) * | 1995-03-10 | 1996-09-12 | Siemens Ag | Mehrbenutzerdatenverarbeitungsanlage mit Speicherschutz |
US5850534A (en) * | 1995-06-05 | 1998-12-15 | Advanced Micro Devices, Inc. | Method and apparatus for reducing cache snooping overhead in a multilevel cache system |
JP3786993B2 (ja) * | 1995-12-14 | 2006-06-21 | 株式会社日立製作所 | データ記憶ユニット及び該ユニットを用いたデータ記憶装置 |
US6886167B1 (en) * | 1995-12-27 | 2005-04-26 | International Business Machines Corporation | Method and system for migrating an object between a split status and a merged status |
JPH09198361A (ja) | 1996-01-23 | 1997-07-31 | Kofu Nippon Denki Kk | マルチプロセッサシステム |
US5729712A (en) * | 1996-01-26 | 1998-03-17 | Unisys Corporation | Smart fill system for multiple cache network |
JPH09311839A (ja) * | 1996-05-21 | 1997-12-02 | Hitachi Ltd | データ共用方式 |
US5940870A (en) * | 1996-05-21 | 1999-08-17 | Industrial Technology Research Institute | Address translation for shared-memory multiprocessor clustering |
US5724551A (en) * | 1996-05-23 | 1998-03-03 | International Business Machines Corporation | Method for managing I/O buffers in shared storage by structuring buffer table having entries include storage keys for controlling accesses to the buffers |
US5787309A (en) * | 1996-05-23 | 1998-07-28 | International Business Machines Corporation | Apparatus for protecting storage blocks from being accessed by unwanted I/O programs using I/O program keys and I/O storage keys having M number of bits |
US5900019A (en) * | 1996-05-23 | 1999-05-04 | International Business Machines Corporation | Apparatus for protecting memory storage blocks from I/O accesses |
AT1751U1 (de) * | 1996-09-30 | 1997-10-27 | Kuehn Eva | Koordinations-system |
JPH10126771A (ja) | 1996-10-15 | 1998-05-15 | Toshiba Corp | 画像データ転送システムにおける画像データ送出レート制御方法および画像データ転送方法 |
JP3421526B2 (ja) * | 1997-02-14 | 2003-06-30 | モトローラ株式会社 | デ−タ処理装置 |
US6424988B2 (en) * | 1997-02-19 | 2002-07-23 | Unisys Corporation | Multicomputer system |
US6192514B1 (en) * | 1997-02-19 | 2001-02-20 | Unisys Corporation | Multicomputer system |
US6289434B1 (en) * | 1997-02-28 | 2001-09-11 | Cognigine Corporation | Apparatus and method of implementing systems on silicon using dynamic-adaptive run-time reconfigurable circuits for processing multiple, independent data and control streams of varying rates |
US6212605B1 (en) * | 1997-03-31 | 2001-04-03 | International Business Machines Corporation | Eviction override for larx-reserved addresses |
JPH1139215A (ja) | 1997-05-22 | 1999-02-12 | Matsushita Electric Ind Co Ltd | キャッシュメモリおよびキャッシュメモリを制御する方法 |
JPH10334055A (ja) | 1997-06-03 | 1998-12-18 | Sony Corp | マルチプロセッサ・システム |
JP3490256B2 (ja) | 1997-06-12 | 2004-01-26 | 三菱電機株式会社 | エージェント方式 |
US5892966A (en) * | 1997-06-27 | 1999-04-06 | Sun Microsystems, Inc. | Processor complex for executing multimedia functions |
JPH1165989A (ja) * | 1997-08-22 | 1999-03-09 | Sony Computer Entertainment:Kk | 情報処理装置 |
US6360303B1 (en) * | 1997-09-30 | 2002-03-19 | Compaq Computer Corporation | Partitioning memory shared by multiple processors of a distributed processing system |
US6567839B1 (en) * | 1997-10-23 | 2003-05-20 | International Business Machines Corporation | Thread switch control in a multithreaded processor system |
US6209065B1 (en) * | 1997-10-24 | 2001-03-27 | Compaq Computer Corporation | Mechanism for optimizing generation of commit-signals in a distributed shared-memory system |
US6542926B2 (en) * | 1998-06-10 | 2003-04-01 | Compaq Information Technologies Group, L.P. | Software partitioned multi-processor system with flexible resource sharing levels |
US6965974B1 (en) * | 1997-11-14 | 2005-11-15 | Agere Systems Inc. | Dynamic partitioning of memory banks among multiple agents |
US6173389B1 (en) * | 1997-12-04 | 2001-01-09 | Billions Of Operations Per Second, Inc. | Methods and apparatus for dynamic very long instruction word sub-instruction selection for execution time parallelism in an indirect very long instruction word processor |
JPH11232247A (ja) | 1998-02-10 | 1999-08-27 | Hitachi Ltd | データフロー計算機およびデータフロー制御方法 |
US6167430A (en) * | 1998-05-12 | 2000-12-26 | Unisys Corporation | Multicomputer with distributed directory and operating system |
JPH11338833A (ja) | 1998-05-22 | 1999-12-10 | Hitachi Ltd | マルチプロセッサ型コントローラ及びスケーラブルコントローラシステム |
US6336187B1 (en) * | 1998-06-12 | 2002-01-01 | International Business Machines Corp. | Storage system with data-dependent security |
JP2000010913A (ja) | 1998-06-26 | 2000-01-14 | Sony Computer Entertainment Inc | 情報処理装置および方法、並びに提供媒体 |
US6209066B1 (en) * | 1998-06-30 | 2001-03-27 | Sun Microsystems, Inc. | Method and apparatus for memory allocation in a multi-threaded virtual machine |
JP3224782B2 (ja) | 1998-08-03 | 2001-11-05 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 処理分担動的変更方法及びコンピュータ |
US6643708B1 (en) * | 1998-10-29 | 2003-11-04 | International Business Machines Corporation | Systems, methods and computer program products for chaining Java servlets across networks |
JP3790060B2 (ja) | 1999-01-29 | 2006-06-28 | 株式会社山武 | 演算処理装置 |
US6341338B1 (en) * | 1999-02-04 | 2002-01-22 | Sun Microsystems, Inc. | Protocol for coordinating the distribution of shared memory |
JP4123621B2 (ja) * | 1999-02-16 | 2008-07-23 | 株式会社日立製作所 | 主記憶共有型マルチプロセッサシステム及びその共有領域設定方法 |
US6480941B1 (en) * | 1999-02-23 | 2002-11-12 | International Business Machines Corporation | Secure partitioning of shared memory based multiprocessor system |
US6647208B1 (en) * | 1999-03-18 | 2003-11-11 | Massachusetts Institute Of Technology | Hybrid electronic/optical switch system |
US6477170B1 (en) * | 1999-05-21 | 2002-11-05 | Advanced Micro Devices, Inc. | Method and apparatus for interfacing between systems operating under different clock regimes with interlocking to prevent overwriting of data |
US6424986B1 (en) * | 1999-05-28 | 2002-07-23 | Winbond Electronics (H.K.) Ltd. | Architecture of discrete wavelet transformation |
DE60039554D1 (de) * | 1999-06-25 | 2008-09-04 | Canon Res Ct France S A | Verteilte Verwaltung von Datenobjekten in einem Kommunikations-Netzwerk |
US6467012B1 (en) * | 1999-07-08 | 2002-10-15 | International Business Machines Corporation | Method and apparatus using a distributed system structure to support bus-based cache-coherence protocols for symmetric multiprocessors |
US6668317B1 (en) * | 1999-08-31 | 2003-12-23 | Intel Corporation | Microengine for parallel processor architecture |
US6694380B1 (en) * | 1999-12-27 | 2004-02-17 | Intel Corporation | Mapping requests from a processing unit that uses memory-mapped input-output space |
US6694336B1 (en) * | 2000-01-25 | 2004-02-17 | Fusionone, Inc. | Data transfer and synchronization system |
US6799207B1 (en) * | 2000-04-10 | 2004-09-28 | International Business Machines Corporation | Method and system for downloading software managed trees in a network processing system |
JP4640880B2 (ja) | 2000-07-14 | 2011-03-02 | 国立大学法人東京工業大学 | マイクロプロセッサシステム |
US7681018B2 (en) * | 2000-08-31 | 2010-03-16 | Intel Corporation | Method and apparatus for providing large register address space while maximizing cycletime performance for a multi-threaded register file set |
US6865631B2 (en) * | 2000-12-14 | 2005-03-08 | International Business Machines Corporation | Reduction of interrupts in remote procedure calls |
US6779049B2 (en) * | 2000-12-14 | 2004-08-17 | International Business Machines Corporation | Symmetric multi-processing system with attached processing units being able to access a shared memory without being structurally configured with an address translation mechanism |
US7020871B2 (en) * | 2000-12-21 | 2006-03-28 | Intel Corporation | Breakpoint method for parallel hardware threads in multithreaded processor |
US6748501B2 (en) * | 2000-12-30 | 2004-06-08 | International Business Machines Corporation | Microprocessor reservation mechanism for a hashed address system |
JP2004103347A (ja) * | 2002-09-09 | 2004-04-02 | Sumitomo Wiring Syst Ltd | コネクタ |
-
2001
- 2001-03-22 US US09/816,752 patent/US7093104B2/en not_active Expired - Lifetime
-
2002
- 2002-03-19 WO PCT/JP2002/002607 patent/WO2002077848A1/en active Application Filing
- 2002-03-19 CN CNB028063414A patent/CN1279470C/zh not_active Expired - Lifetime
- 2002-03-19 KR KR1020037012344A patent/KR100840113B1/ko active IP Right Grant
- 2002-03-19 EP EP02705346.1A patent/EP1370971B1/en not_active Expired - Lifetime
- 2002-03-20 JP JP2002079360A patent/JP3696563B2/ja not_active Expired - Lifetime
- 2002-03-22 TW TW91105670A patent/TW574653B/zh not_active IP Right Cessation
-
2004
- 2004-03-08 JP JP2004063697A patent/JP4597553B2/ja not_active Expired - Lifetime
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56123051A (en) * | 1980-03-03 | 1981-09-26 | Omron Tateisi Electronics Co | Data transfer system in master slave system |
JPS57176456A (en) * | 1981-04-22 | 1982-10-29 | Fanuc Ltd | Data processing system |
JPS6319058A (ja) * | 1986-07-11 | 1988-01-26 | Fujitsu Ltd | メモリ装置 |
JPH05151183A (ja) * | 1991-11-29 | 1993-06-18 | Hitachi Ltd | 並列演算装置 |
JPH05242057A (ja) * | 1992-02-27 | 1993-09-21 | Sanyo Electric Co Ltd | マルチプロセッサシステムの起動方式 |
JPH08161283A (ja) * | 1994-12-07 | 1996-06-21 | Sony Corp | 複数プロセツサシステム |
JPH08180018A (ja) * | 1994-12-26 | 1996-07-12 | Toshiba Corp | 分散処理システム及び分散処理方法 |
JPH08235143A (ja) * | 1995-02-28 | 1996-09-13 | Kofu Nippon Denki Kk | クラスタ構成の並列計算機 |
JPH10269165A (ja) * | 1997-03-27 | 1998-10-09 | Sony Computer Entertainment:Kk | 情報処理装置および方法 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008521097A (ja) * | 2004-11-15 | 2008-06-19 | エヌヴィディア コーポレイション | ビデオ処理 |
JP4906734B2 (ja) * | 2004-11-15 | 2012-03-28 | エヌヴィディア コーポレイション | ビデオ処理 |
JP2007041781A (ja) * | 2005-08-02 | 2007-02-15 | Fujitsu Ltd | リコンフィグ可能な集積回路装置 |
JP4536618B2 (ja) * | 2005-08-02 | 2010-09-01 | 富士通セミコンダクター株式会社 | リコンフィグ可能な集積回路装置 |
US9092170B1 (en) | 2005-10-18 | 2015-07-28 | Nvidia Corporation | Method and system for implementing fragment operation processing across a graphics bus interconnect |
US9064333B2 (en) | 2007-12-17 | 2015-06-23 | Nvidia Corporation | Interrupt handling techniques in the rasterizer of a GPU |
JP2011154534A (ja) * | 2010-01-27 | 2011-08-11 | Fujitsu Semiconductor Ltd | リコンフィギュラブル回路および半導体集積回路 |
US8838949B2 (en) | 2010-03-22 | 2014-09-16 | Qualcomm Incorporated | Direct scatter loading of executable software image from a primary processor to one or more secondary processor in a multi-processor system |
US9058191B2 (en) | 2010-03-22 | 2015-06-16 | Qualcomm Incorporated | Direct transfer of executable software image to memory allocated by target processor based on transferred image header |
Also Published As
Publication number | Publication date |
---|---|
JP3696563B2 (ja) | 2005-09-21 |
KR20030081532A (ko) | 2003-10-17 |
JP2002366534A (ja) | 2002-12-20 |
US7093104B2 (en) | 2006-08-15 |
KR100840113B1 (ko) | 2008-06-20 |
JP4597553B2 (ja) | 2010-12-15 |
US20020156993A1 (en) | 2002-10-24 |
TW574653B (en) | 2004-02-01 |
EP1370971A4 (en) | 2009-02-25 |
CN1279470C (zh) | 2006-10-11 |
CN1496518A (zh) | 2004-05-12 |
WO2002077848A1 (en) | 2002-10-03 |
EP1370971A1 (en) | 2003-12-17 |
EP1370971B1 (en) | 2013-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4597553B2 (ja) | コンピュータ・プロセッサ及び処理装置 | |
JP4455822B2 (ja) | データ処理方法 | |
JP4489399B2 (ja) | プロセッサでのデータ処理方法及びデータ処理システム | |
JP4334901B2 (ja) | コンピュータ処理システム及びコンピュータで実行される処理方法 | |
JP3515985B2 (ja) | プロセッサ装置内で一時的に専用パイプラインを設定する方法及びシステム | |
JP4768386B2 (ja) | 外部デバイスとデータ通信可能なインターフェイスデバイスを有するシステム及び装置 | |
US20080162877A1 (en) | Non-Homogeneous Multi-Processor System With Shared Memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050128 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050128 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050128 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050128 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050322 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050322 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081027 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081104 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090204 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090209 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100405 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100511 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100714 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100811 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100818 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100831 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100922 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4597553 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131001 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |