JP4641151B2 - Simd型プロセッサ及び画像処理プロセッサ - Google Patents
Simd型プロセッサ及び画像処理プロセッサ Download PDFInfo
- Publication number
- JP4641151B2 JP4641151B2 JP2004148793A JP2004148793A JP4641151B2 JP 4641151 B2 JP4641151 B2 JP 4641151B2 JP 2004148793 A JP2004148793 A JP 2004148793A JP 2004148793 A JP2004148793 A JP 2004148793A JP 4641151 B2 JP4641151 B2 JP 4641151B2
- Authority
- JP
- Japan
- Prior art keywords
- processor
- register
- external memory
- transfer device
- data transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
(2)プロセッサは外部から演算データを転送済みである入力用のレジスタから演算対象データを演算用のレジスタに転送し演算を開始。
(3)プロセッサが所定の演算を実行する。この間に外部メモリデータ転送装置が次の演算対象データを入力用レジスタに転送。また、演算処理済みデータ(結果データ)が出力用レジスタにある場合は外部メモリデータ転送装置が結果データを出力用レジスタからメモリへ転送。
(4)プロセッサは演算を終了し結果データを出力用レジスタに転送。
LNレジスタ、プロセッサの状態を保持しているプロセッサステータスレジスタ(P)が内蔵されている。これらのレジスタと図示していない命令デコーダ、ALU、メモリ制御回路、割り込み制御回路、外部I/O制御回路、GP演算制御回路を使用してGP命令の実行が行われる。
る。したがって、外部メモリデータ転送装置とプロセッサ間は、SIMD演算対象データを転送するバスとシステムバスの二重で接続する必要がある。
スを同時に実施でき、処理速度の向上が図れる。
プロセッサ100のプログラム実行により、外部メモリデータ転送装置6の各種指示が必要になった場合、従来は、システムバス7を介した指示を行っていたが、この発明では、グローバルプロセッサ(GP)1の内部において、命令で外部メモリデータ転送装置6の制御レジスタに指示データを書き込む。外部メモリデータ転送装置6は、F0h番地のこのレジスタをリードし、プログラムから外部メモリデータ転送装置6への指示を取り込む。ここでの指示内容は、「外部メモリデータ転送装置の初期化」、「転送のスタート」、「有効範囲つき転送」などである。
外部メモリデータ転送装置6が外部メモリ5とレジスタファイル2の間のデータを転送するとき、プロセッサ100内のPEすべてが有効データとして取り扱わない場合に対応する。有効とされる範囲の先頭PEの番地をグローバルプロセッサ(GP)1の内部において設定する。外部メモリデータ転送装置6は、このレジスタから読み出した内容を有効範囲の先頭PE番地として扱う。
外部メモリデータ転送装置6が外部メモリ5とレジスタファイル2の間のデータを転送するとき、プロセッサ100内のPEすべてが有効データとして取り扱わない場合に対応する。有効とされる範囲の最終PEの番地をグローバルプロセッサ(GP)1の内部において設定する。外部メモリデータ転送装置6は、このレジスタから読み出した内容は、有効範囲の最終PE番地として扱う。
外部メモリデータ転送装置6およびグローバルプロセッサ(GP)が双方からアクセス可能なレジスタである。ライトするデータが”1”となっているビットは、記憶内容が反転(”1”ならば”0”となり、”0”ならば”1”となる)する。”0”となっているビットの記憶内容は変化しない。双方から同一内容にアクセスできるため、ハンドシェイクの機構を構築可能である。
このレジスタに対して外部メモリデータ転送装置6からデータを書き込むと、プロセッサ100に対して割込み要求できる。プロセッサ100は、通常の外部端子(割込み要求端子)とは別の割込み処理を用意し動作する。
外部メモリデータ転送装置6とグローバルプロセッサ(GP)1の間でデータの交換をするポートとして使用する。同機能のものを6本備える。外部メモリデータ転送装置6からグローバルプロセッサ(GP)1への経路と、グローバルプロセッサ(GP)1から外部メモリデータ転送装置6への経路を別として異なる記憶装置を備える。
外部メモリデータ転送装置6からライト時はアクセスリクエストとして機能する。外部メモリデータ転送装置6から直接データRAMにアクセスするとき、データRAMへの「アクセス権」を要求する。外部メモリデータ転送装置6からリード時はアクセスアクノリッジとして機能する。データRAMへの「アクセス権」が設定されたかどうかを示す。
外部メモリデータ転送装置6から直接データRAMにアクセスするときの各種設定を行う。この設定は、アクセスアドレスの自動加算を行うか否かの設定などがある。
データRAMへのアクセスするときのデータポート。データRAMのDRAMアドレスレジスタの内容の番地に対して読み出し/書き込み可能である。
データRAMにアクセスするときのアドレスを格納するレジスタである。lowとhighが用意され、16ビットのアドレスまで指定が可能。アドレスの自動加算の設定の場合、DRAMポートへの読み出し/書き込みごとにDRAMアドレスの内容が“1”加算される。
レジスタ12Aに「アクセス権」を設定する場合は、ポストレジスタ12Aのアクセスアクノリッジに通知を、ポストレジスタ12Bに「アクセス権」を設定する場合は、ポストレジスタ12Bのアクセスアクノリッジに通知を行う。
1 グロバールプロセッサ(GP)
2 レジスタファイル
3 演算アレイ
4 外部入出力ポート
5 外部メモリ
7 システムバス
12 ポストレジスタ
13 データRAM
Claims (15)
- グローバルプロセッサと、複数のプロセッサエレメントと、外部メモリデータ転送装置から前記プロセッサエレメントのレジスタにデータ書き込む、あるいは前記プロセッサエレメントのレジスタから処理後のデータの読み出しを行うための外部ポートとを備え、各プロセッサエレメントを指定するアドレスを入力することで、任意のプロセッサエレメントの内蔵するレジスタに外部からアクセス可能なSIMD型プロセッサにおいて、
前記グローバルプロセッサ内にプロセッサエレメント指定以外のアドレスに割り付けられ、外部からアクセス可能な1つ以上の情報格納手段をさらに備え、
前記外部ポートを介して前記グローバルプロセッサと前記外部メモリデータ転送装置との間でデータの授受を行い、
前記情報格納手段に前記外部ポートから入力されるデータは、前記グローバルプロセッサから読み出しのみ実施でき、前記情報格納手段に前記グローバルプロセッサから入力されるデータは前記外部ポートからのみ読み出しができることを特徴とするSIMD型プロセッサ。 - 前記情報格納手段が書き込み内容で内容が反転するトグル機能を持つことを特徴とする請求項1に記載のSIMD型プロセッサ。
- 前記情報格納手段に対し、前記外部ポートから入力されるデータによって、前記グローバルプロセッサに割込みを発生させる機能を有することを特徴とする請求項1に記載のSIMD型プロセッサ。
- 前記グローバルプロセッサからアクセス可能なデータを記憶する記憶装置を備え、前記外部ポートを通じてプロセッサ外部から前記記憶装置にアクセスする経路を備えたことを特徴とする請求項1に記載のSIMD型プロセッサ。
- 前記記憶装置にアクセスする権限が設定されており、その権限の獲得がないと前記外部ポートを通じて外部から前記記憶装置にアクセスできない仕組みを備えたことを特徴とする請求項4に記載のSIMD型プロセッサ。
- 前記外部ポートを通じて外部から前記記憶装置にアクセスするのを、前記グローバルプロセッサから命令実行によって禁止または許可の設定ができるレジスタまたはフラグを備えたことを特徴とする請求項5に記載のSIMD型プロセッサ。
- 前記外部ポートを通じて外部からの前記記憶装置へのアクセス要求が、同時に複数発生したとき、アクセス権を付与する優先権判定を行う回路を備えたことを特徴とする請求項5に記載のSIMD型プロセッサ。
- 前記グローバルプロセッサによって内容の設定が可能なレジスタの内容によって優先権設定が変更可能な優先権判定回路を備えたことを特徴とする請求項7に記載のSIMD型プロセッサ。
- 前記外部ポートを通じて外部から前記記憶装置にアクセスするときに指定するアドレスを、プロセッサエレメント指定以外のアドレスに割り付けられ、外部からアクセス可能なレジスタから指定することを特徴とする請求項4に記載のSIMD型プロセッサ。
- アクセスする前記記憶装置上のアドレスを保持しているレジスタが、前記記憶装置のアクセスのたびに特定値だけ加算されることを特徴とする請求項9に記載のSIMD型プロセッサ。
- グローバルプロセッサと、複数のプロセッサエレメントと、接続され前記プロセッサエレメントのレジスタにデータ書き込むあるいは前記プロセッサエレメントのレジスタから処理後のデータの読み出しを行うための外部ポートとを備えたSIMD型プロセッサと、画像のデータを記憶するための外部メモリと、前記外部ポートと接続され前記外部メモリにアクセス可能な外部メモリデータ転送装置と、を備え、前記各プロセッサエレメントを指定するアドレスを入力することで、任意のプロセッサエレメントの内蔵するレジスタに外部からアクセス可能な画像処理プロセッサにおいて、
プロセッサエレメント指定以外のアドレスに割り付けられ、外部からアクセス可能な1つ以上の情報格納手段と、前記情報格納手段に外部ポート作動中を示すフラグレジスタを設けて、当該フラグレジスタの内容を前記グローバルプロセッサの命令動作制御部へ与える信号経路をさらに備え、
前記外部メモリデータ転送装置の動作指示が前記外部ポートを介して前記SIMD型プロセッサから与えられるとともに、前記外部メモリデータ転送装置の動作状態を前記外部ポートを介して前記SIMD型プロセッサへ伝達し、
前記グローバルロプロセッサの前記命令動作制御部は、命令動作完了に前記フラグレジスタの内容に応じて命令を与えることを特徴とする画像処理プロセッサ。 - 前記グローバルプロセッサが特定のレジスタの操作する場合を検出する検出装置を備え、前記グローバルプロセッサの前記命令動作制御部は、前記検出装置の結果と前記フラグレジスタの内容を条件として完了命令を与えることを特徴する請求項11に記載の画像処理プロセッサ。
- 前記グローバルプロセッサからアクセス可能なレジスタを備え、レジスタの内容により、命令の完了を条件付きあるいは条件なしとすることが可能にすることを特徴とする請求項11又は12に記載の画像処理プロセッサ。
- 前記外部メモリデータ転送装置の動作指示と同時に前記フラグレジスタを動作状態を示す状態にする命令を与えること特徴とする請求項11又は12に記載の画像処理プロセッサ。
- 前記フラグレジスタを前記グローバルプロセッサからリード可能に構成したことを特徴とする請求項11又は12に記載の画像処理プロセッサ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004148793A JP4641151B2 (ja) | 2004-01-19 | 2004-05-19 | Simd型プロセッサ及び画像処理プロセッサ |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004010451 | 2004-01-19 | ||
JP2004148793A JP4641151B2 (ja) | 2004-01-19 | 2004-05-19 | Simd型プロセッサ及び画像処理プロセッサ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005235161A JP2005235161A (ja) | 2005-09-02 |
JP4641151B2 true JP4641151B2 (ja) | 2011-03-02 |
Family
ID=35018030
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004148793A Expired - Fee Related JP4641151B2 (ja) | 2004-01-19 | 2004-05-19 | Simd型プロセッサ及び画像処理プロセッサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4641151B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4798055B2 (ja) * | 2007-04-25 | 2011-10-19 | ソニー株式会社 | 画像処理装置およびカメラシステム |
JP5888028B2 (ja) * | 2012-03-14 | 2016-03-16 | 株式会社リコー | Simd型のマイクロプロセッサ及びプロセッサシステム |
JP5889372B2 (ja) * | 2014-08-11 | 2016-03-22 | キヤノン株式会社 | 情報処理装置、情報処理システム、情報処理方法、制御装置および制御方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07500437A (ja) * | 1991-10-24 | 1995-01-12 | インテル コーポレイシヨン | データ処理システム |
JP2001092792A (ja) * | 1999-09-27 | 2001-04-06 | Hitachi Ltd | データ処理装置 |
JP2002134538A (ja) * | 2000-10-27 | 2002-05-10 | Nec Corp | ハンダバンプの形成方法 |
JP2002298135A (ja) * | 2001-04-02 | 2002-10-11 | Ricoh Co Ltd | Simd型マイクロプロセッサにおける間引き装置、及び拡大装置 |
JP2002366534A (ja) * | 2001-03-22 | 2002-12-20 | Sony Computer Entertainment Inc | コンピュータ・プロセッサ及び処理装置 |
JP2003067355A (ja) * | 2001-06-19 | 2003-03-07 | Fujitsu Ltd | データ転送および受信方法、マルチ・ノードコンピュータシステム、およびコンピュータ読取り可能な記録媒体 |
JP2003216950A (ja) * | 2002-01-28 | 2003-07-31 | Ricoh Co Ltd | パターンマッチングなどを行なうためのsimd型マイクロプロセッサ |
-
2004
- 2004-05-19 JP JP2004148793A patent/JP4641151B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07500437A (ja) * | 1991-10-24 | 1995-01-12 | インテル コーポレイシヨン | データ処理システム |
JP2001092792A (ja) * | 1999-09-27 | 2001-04-06 | Hitachi Ltd | データ処理装置 |
JP2002134538A (ja) * | 2000-10-27 | 2002-05-10 | Nec Corp | ハンダバンプの形成方法 |
JP2002366534A (ja) * | 2001-03-22 | 2002-12-20 | Sony Computer Entertainment Inc | コンピュータ・プロセッサ及び処理装置 |
JP2002298135A (ja) * | 2001-04-02 | 2002-10-11 | Ricoh Co Ltd | Simd型マイクロプロセッサにおける間引き装置、及び拡大装置 |
JP2003067355A (ja) * | 2001-06-19 | 2003-03-07 | Fujitsu Ltd | データ転送および受信方法、マルチ・ノードコンピュータシステム、およびコンピュータ読取り可能な記録媒体 |
JP2003216950A (ja) * | 2002-01-28 | 2003-07-31 | Ricoh Co Ltd | パターンマッチングなどを行なうためのsimd型マイクロプロセッサ |
Also Published As
Publication number | Publication date |
---|---|
JP2005235161A (ja) | 2005-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6434689B2 (en) | Data processing unit with interface for sharing registers by a processor and a coprocessor | |
JP5573134B2 (ja) | ベクトル型計算機及びベクトル型計算機の命令制御方法 | |
US20080072011A1 (en) | SIMD type microprocessor | |
CN1983167A (zh) | 将一个处理器与一个协处理器相接口的方法 | |
EP0087785B1 (en) | Microprogram controlled data processing apparatus | |
JPS5932045A (ja) | 情報処理装置 | |
JP4226085B2 (ja) | マイクロプロセッサ及びマルチプロセッサシステム | |
JPH01131949A (ja) | 処理依頼機能を持つ並列計算機 | |
US5029073A (en) | Method for fast establishing a co-processor to memory linkage by main processor | |
EP0807900B1 (en) | Microprocessor for processing graphics | |
JP2008217061A (ja) | Simd型マイクロプロセッサ | |
JP4641151B2 (ja) | Simd型プロセッサ及び画像処理プロセッサ | |
US6738837B1 (en) | Digital system with split transaction memory access | |
JPH0743648B2 (ja) | 情報処理装置 | |
US11093276B2 (en) | System and method for batch accessing | |
EP0447101B1 (en) | Processor with data format-independent instructions | |
JP4446968B2 (ja) | データ処理装置 | |
JPH0461390B2 (ja) | ||
KR100241970B1 (ko) | 파이프라인 처리를 수행하는 데이터 처리 장치 | |
JP4916151B2 (ja) | 並列演算装置 | |
US6727903B1 (en) | Microprocessor, and graphics processing apparatus and method using the same | |
CN114281726B (zh) | 用于soc芯片的系统架构及外设通信方法 | |
JP2013131139A (ja) | アクセス制御装置、画像処理装置及びアクセス制御方法 | |
US20130159682A1 (en) | Decimal floating-point processor | |
JP2024000852A (ja) | プログラマブル信号処理回路及び当該回路用のプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070510 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090731 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20090909 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090914 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091117 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101124 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101126 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131210 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |